Комбінаційні арифметичні вузли 3 страница
7.3.7. Цифрові компаратори. Ці комбінаційні цифрові вузли призначені для порівняння двох двійкових чисел (слів). Їх назва походить від англійської compare – порівнювати. Результат порівняння чисел, який реалізує компаратор, можна представити у вигляді функції F, що приймає одиничне значення при виконанні умови, яка указана в її індексі. Наприклад, функція FA=B дорівнює одиниці коли A = B і приймає нульове значення при A ≠ B. У загальному випадку компаратори мають три виходи, на яких реалізуються три булеві функції: FA=B – рівність чисел, FA>B – число A більше за B, FA<B – число A менше за число B.
| ||||||||
| Рис. 7.45. Таблиця справжності функцій порівняння однорозрядних чисел „на рівність” Ei та „на менше” Li |
Компаратори багаторозрядних двійкових чисел A = AnAn-1…Ai…A2A1 і B = BnBn-1…Bi…B2B1 можна побудувати на основі елементарних цифрових вузлів, що виконують операцію порівняння однорозрядних двійкових чисел Ai і Bi. Для визначення логічної схеми таких елементарних компараторів введемо функцію порівняння однорозрядних чисел „на рівність” Ei та „на менше” Li. Таблиця справжності для цих функцій показана на рис. 7.45.
З таблиці справжності випливає, що Ei є булевою функцією еквівалентності (див. підрозділ 4.1), яка описується логічним рівнянням:
Ei = 
= 
= 
= 
. (7.49)
Цю функцію реалізує логічний елемент еквівалентності, умовне графічне зображення якого наведено в табл. 4.1.
|
|
|
З таблиці справжності (рис. 7.45) випливає, що функція порівняння „на менше” Lі описується рівнянням
Li = 
. (7.50)
На підставі співвідношень (7.49) і (7.50) можна побудувати схему компаратора однорозрядних двійкових чисел, яка наведена на рис. 7.46.
Порівняння багаторозрядних двійкових чисел A = AnAn-1…Ai…A2A1 і B = BnBn-1…Bi…B2B1 виконують шляхом порозрядного порівняння значень їх бітів Ai і Bi. Для цієї мети використовують схеми однорозрядних компараторів (рис. 7.46). Очевидно, рівність чисел A і B буде мати місце, тобто FA=B = 1, у випадку, коли значення всіх однойменних розрядів цих чисел Ai і Bi співпадають, тобто Ei = 1 для всіх розрядів чисел i = 1, 2, ..., n. З урахуванням означеного, функція FA=B є кон’юнкцією елементарних функцій порівняння „на рівність” Ei, тобто FA=B = EnEn-1…Ei…E2E1. Останнє співвідношення на підставі закону де Моргана запишемо у вигляді:
FA=B= 
= 
. (7.51)
|
| Рис. 7.46. Схема порівняння однорозрядних чисел „на рівність” та „на менше” |
Порівняння багаторозрядних чисел A і B „на менше” починають з їх старших розрядів An та Bn. Очевидно, A буде менше за B, якщо однорозрядна функція порівняння старших розрядів „на менше” дорівнює одиниці Ln = 1. У випадку коли An = Bn, число A менше за B при умові, що кон’юнкція EnLn-1 = 1. При рівності розрядів An = Bn і An-1 = Bn-1 виконання умови A < B забезпечується, коли кон’юнкція EnEn-1Ln-2 = 1 і так далі. Таким чином, якщо узагальнити всі випадки виконання умови, при якій A < B, то функцію порівняння багаторозрядних двійкових чисел A = AnAn-1…Ai…A2A1 і B = BnBn-1…Bi…B2B1 „на менше” FA<B можна записати як диз’юнкцію кон’юнкцій однорозрядних функцій порівняння „на рівність” Ei та „на менше” Lі у наступному вигляді:
|
|
|
FA<B=Ln + EnLn-1 + … + EnEn-1…Ei+1Li + … + EnEn-1…E2L1.
На підставі закону де Моргана перетворимо це співвідношення до вигляду:
FA<B= 
=
= 
. (7.52)
У співвідношеннях (7.51) і (7.52) стоять інверсні значення функцій Ei і Li. Це дає можливість спростити схему компаратора однорозрядних чисел, наведену на рис. 7.46 при її використанні в компараторах багаторозрядних двійкових чисел. З неї можна вилучити елемент DD3, а елемент 2І DD6 замінити на логічний елемент 2І-НЕ.
З (7.51) та (7.52) також випливає, що при зростанні розрядності n зростає кількість входів логічних елементів І-НЕ, АБО в схемі багаторозрядного компаратора. Тому компаратори, звичайно, будують з розрядністю не більше чотирьох, а при потребі створення компараторів на більшу розрядність, їх нарощують шляхом використання декількох компараторів з меншою розрядністю. Для нарощування розрядності в компараторах створюють спеціальні входи, до яких при нарощуванні підключаються виходи FA>B, FA=B, FA<B компаратора сусідніх молодших розрядів. Позначимо логічні змінні, що діють на входах нарощування, як 
, 
, 
. Вони задають результат порівняння молодших розрядів багаторозрядних чисел, який можна врахувати у співвідношеннях (7.51), (7.52) таким чином:
|
|
|
FA=B = 
; (7.53)
FA<B = 
. (7.54)
Функцію виходу компаратора FA>B можна визначити на підставі функцій FA=B, FA<B. Очевидно, FA>B =1, коли FA=B = FA<B =0. Це свідчить про те, що булеву функцію FA>B можна визначити, як заперечення диз’юнкції булевих змінних FA=B, FA<B, тобто
FA>B = 
. (7.55)
Схему компаратора, яку можна побудувати на підставі співвідношень (7.53) - (7.55), розглянемо на прикладі компаратора чотирьохрозрядних двійкових чисел. Логічні рівняння (7.53) - (7.54) у випадку чотирьохрозрядного компаратора приймають вигляд
FA=B = 
;
FA<B = 
.
З них і співвідношення (7.55) випливає, що для побудови компаратора чотирьохрозрядних двійкових чисел потрібно чотири схеми однорозрядних компараторів (рис. 7.46), модифікованих з урахуванням інверсних значень функцій однорозрядного порівняння Ei і Li, два інвертори, а також логічні елементи 2АБО-НЕ, 5АБО-НЕ, 5І-НЕ, 2АБО, 3АБО, 4АБО і 5 АБО. Схема чотирьохрозрядного компаратора двійкових чисел показана на рис. 7.47.
|
|
|
Зазначимо, що в цій схемі вхід 
нікуди не підключено, оскільки функція виходу компаратора FA>B згідно співвідношенню (7.55) реалізується як заборона диз’юнкції вихідних функцій FA=B і FA<B логічним елементом 2АБО-НЕ.
|
| Рис. 7.47. Схема чотирьохрозрядного компаратора |
Прикладом компаратора, реалізованого за схемою показаною на рис. 7.47, є мікросхема К561ИП2 (функціональний аналог MC14585B). Її умовне графічне зображення і нумерація виводів показані на рис. 7.48а.
| 
|
| а | б |
| Рис. 7. 48. Умовне графічне зображення мікросхеми К561ИП2 (а), нарощування розрядності компараторів (б) | |
В табл. 7.8. наведені параметри мікросхеми К561ИП2 при температурі 25 оС
Таблиця 7.8
Параметри інтегральної мікросхеми
компаратора К561ИП2
| Позначення параметра | Параметр | Значення | Одиниця виміру |
| Ucc | Напруга живлення | 2 – 18 | В |
| Icc | Струм споживання у стані спокою | 600 (15 В) | мкА |
| TA | Робочий діапазон температури | -55 – +125 | оС |
| U0вих (UOL) | Вихідна напруга логічного нуля | ≤0,5 (5 В) ≤0,5 (15 В) | В |
| U1вих (UOH) | Вихідна напруга логічної одиниці | ³4,95 (5 В) ³14,95 (15 В) | В |
| Iвх, Iin | Вхідний струм | ±0,1 | мкА |
| I0вих (IОL) | Вихідний струм низького рівня | 0,88 (5 В) 8,8 (15 В) | мА |
| I1вих (IОH) | Вихідний струм високого рівня | -0,88 (5 В) -8,8 (15 В) | мА |
| tзп1,0 (tPHL), tзп0,1 (tPLH) | Час затримки поширення сигналу | 430 (5 В) 130 (15 В) | нс |
| tвм1,0(tTHL), tвим0,1(tTLH) | Час вмикання і вимикання | 100 (5 В) 40 (15 В) | нс |
Для нарощування розрядності компараторів їх вмикають так, як показано на рис. 7.48б. Виходи A<B, A=B, A>B компараторів молодших розрядів з’єднують з відповідними входами A0<B0, A0=B0, A0>B0 компараторів сусідніх старших розрядів. При цьому на входи нарощування A0<B0, A0=B0, A0>B0 компаратора самих молодших розрядів треба подати напругу низького рівня U0 (логічний „0”), тобто підключити їх до землі (рис. 7.48б).
7.3.8. Використання двійкових суматорів для порівняння чисел. Компаратори, що виконують порівняння чисел „на рівність та менше” (FA≤B) і „на більше” (FA>B) можуть бути побудовані на основі двійкових суматорів. Розглянемо принципи створення таких компараторів на прикладі чотирьохрозрядних цілих чисел A = A4A3A2A1 і B = B4B3B2B1, представлених в беззнаковому форматі з фіксованою крапкою (всі біти Ai, Bi є цифровими).
Нехай A < B, наприклад, A = 510 = 01012, а число B = 1310 = 11012. Виконаємо операцію віднімання A – B шляхом додавання до зменшуваного A від’ємника B, представленого у оберненому коді (без врахування циклічного перенесення):
.
Як видно, при виконанні операції складання перенесення зі старшого біта результату дорівнює нулю P = 0. Нескладно переконатися, що P = 0 також при умові A = B.
Нехай тепер A > B, наприклад, A = 710 = 01112, а число B = 510 = 01012. Тоді при виконанні операції A – B означеним вище шляхом
виникає перенесення P = 1.
Таким чином, виникнення перенесення зі старшого біта результату при складанні числа A з оберненим кодом числа B (P = 1) свідчить про виконання умови A > B і, навпаки, коли таке перенесення відсутнє (P = 0) – про виконання умови A ≤ В. Тому суматор, на входи якого число B подається через інвертори, може виконувати функцію порівняння двійкових чисел. Результат порівняння формується на виході перенесення суматора P. Схема чотирьохрозрядного компаратора на суматорі, який виконує порівняння цілих двійкових чисел у беззнаковому форматі з фіксованою крапкою „на більше” і „на рівність та менше” показана на рис. 7.49.
|
| Рис. 7.49. Використання суматора для порівняння цілих двійкових чисел, що представлені у беззнаковому форматі |
Відзначимо також, що коли суматор виконує арифметичну операцію, наприклад, увімкнений за схемою на рис. 7.41а для виконання операції віднімання чисел A і B у оберненому коді, то він не тільки формує результат операції на виходах Si, але сигнал на його виході перенесення P є ознакою порівняння чисел. Таку ознаку називають ознакою результату. Ознаки результату мають важливе значення для управління обчислювальним процесом у комп’ютері, зокрема, при виконанні команд умовних переходів. Ознаку результату формують всі арифметичні і деякі логічні команди, що входять до системи команд процесора. Ці ознаки фіксують спеціальні керуючі тригери, що входять до складу процесора. Сукупність таких тригерів складає так званий регістр прапорів. Інформація, що зберігається в цьому регістрі, використовується для керування обчислювальним процесом.
Послідовнісні вузли
Послідовнісні цифрові вузли будують на логічних елементах і елементах пам’яті – тригерах. До таких вузлів, на сам перед, відносяться регістри і лічильники, які знайшли широке використання в комп’ютерній техніці.
7.4.1. Загальна характеристика і класифікація регістрів. Регістр (від латинської registrum - книга для запису) – це послідовнісний цифровий вузол, призначений для прийому, зберігання, перетворення і видачі багаторозрядних двійкових слів. Для зберігання кожного біту двійкового слова в регістрі використовується один тригерний елемент пам’яті. Отже n-розрядний регістр складається з n тригерів. Для побудови регістрів використовують універсальні D і JK тригери, а також RS тригери. Окрім тригерних елементів пам’яті схема регістра може містити комбінаційні вузли на логічних елементах, які забезпечують певні можливості регістра стосовно прийому, видачі та перетворення багаторозрядних двійкових слів. Елементарна дія, що виконує регістр над двійковим словом називається мікрооперацією. У загальному випадку регістри можуть виконувати наступні мікрооперації:
1. Обнуління або очистка, тобто установка всіх тригерів регістра в нульовий стан;
2. Прийом двійкового слова (запис або увід слова);
3. Зберігання двійкового слова;
4. Видача двійкового слова (зчитування або вивід слова);
5. Зсув двійкового слова вправо або вліво на задане число розрядів.
За способом організації зв’язків між тригерами регістри поділяються на паралельні і послідовні. В паралельних регістрах зв’язки між інформаційними входами і виходами тригерів сусідніх розрядів відсутні. Такі регістри по суті являють собою набір тригерів, в які можливо вводити або виводити одночасно у всіх розрядах двійкові слова, представлені в паралельному коді. Паралельні регістри називають також статичними регістрами. В послідовних регістрах інформаційні входи і виходи тригерів сусідніх розрядів зв’язані між собою. Це дає можливість передавати біт інформації з даного тригера в сусідній, тобто реалізувати мікрооперацію зсуву двійкового слова. Тому послідовні регістри називають регістрами зсуву. Зазначимо також, що загальними зв’язками між тригерами, як у статичних регістрах, так і в регістрах зсуву є ланцюги керування, до яких відносяться ланцюги тактування, скидання (обнуління), дозволу виводу або вводу.
По способу прийому (вводу) та видачі (виводу) двійкового слова регістри поділяють на регістри с послідовним, паралельним та послідовно-паралельним вводом (виводом) інформації. В регістрах з послідовним вводом (виводом) двійкове слово вводиться (виводиться) послідовно у часі розряд за розрядом. В регістрах з паралельним вводом (виводом) прийом (видача) слова відбувається по всім розрядам одночасно.
За напрямком зсуву послідовні регістри поділяють на односпрямовані регістри зі зсувом вправо, зсувом вліво та реверсивні регістри зсуву. Для останніх у залежності від керуючого сигналу та входу для вводу слова в послідовному коді зсув може здійснюватися в обох напрямках.
Дата добавления: 2018-04-05; просмотров: 371; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!