Базові логічні елементі на МОН-транзисторах

 

В основі схемотехніки цифрових ІМС на МОН-транзисторах лежать схеми ключів, які були описані в підрозділі 2.3. Ці ключі є базовими ключами двох типів логіки: МОНТЛ (МОН-транзисторна логіка) і КМОНТЛ (комплементарна МОН-транзисторна логіка). Базові логічні елементи МОНТЛ побудовані на n-МОН і p-МОН ключах з динамічним навантаженням (див. підрозділ 2.3.2), тому розрізняють два типи логіки: n-МОНТЛ і p-МОНТЛ. Основою базових логічних елементів КМОНТЛ є комплементарний МОН-транзисторний ключ (див. підрозділ 2.3.3). Всі ці типи логіки для побудови цифрових схем обробки і зберігання двійкової інформації використовують базиси Шеффера і Пірса, тому їх базовими логічними елементами є І-НЕ та АБО-НЕ. Зазначимо також, що n-МОНТЛ, як і ТТЛШ для кодування логічних „0” і „1” використовує позитивну логіку і рівні напруги позитивної полярності відносно загальної шини (землі), а p-МОНТЛ – негативну логіку і рівні напруги негативної полярності відносно землі.

4.4.1. Базові логічні елементи МОН-транзисторної логіки. Схеми базових логічних елементів n-МОН і p-МОН транзисторної логіки мають однакові принципи побудови. Схема базового елемента mІ-НЕ, яка має m входів, складається з m+1 послідовно увімкнених транзисторів, з яких m транзисторів є активними, а один виконує функцію динамічного навантаження. Входами схеми є затвори активних транзисторів, а виходом, відповідно зі схемою МОН-транзисторного ключа з динамічним навантаженням (рис. 2.13), є точка з’єднання витоку навантажувального транзистора зі стоком m-того активного транзистора. При такій побудові схеми ЛЕ n-МОНТЛ напруга низького рівня U⁰ (логічного „0”) на її виході буде тільки тоді, коли на всіх входах (затворах активних n-МОН-транзисторів) позитивна напруга високого рівня U¹ (логічної „1”), яка відкриває всі активні n-МОН транзистори, що забезпечує підключення загальної шини до виходу схеми ЛЕ. У випадку p-МОНТЛ такий стан ЛЕ буде забезпечений, коли на всі входи схеми подана напруга низького рівня, тобто більш негативна (U¹ для p-МОНТЛ), яка відкриває всі активні p-МОН транзистори, що забезпечує на виході схеми ЛЕ напругу високого рівня, тобто менш негативну (U⁰ для p-МОНТЛ). При інших комбінаціях вхідних сигналів хоча б один з активних транзисторів буде закритим, тому загальна шина відключена від виходу схеми і на ньому встановлюється рівень напруги логічної одиниці U¹, який визначається напругою джерела живлення, що є позитивною для n-МОНТЛ (високий рівень U¹) і негативною для p-МОНТЛ (низький рівень U¹). Таким чином, при описаній вище організації схеми, логічний елемент МОНТЛ реалізує функцію mІ-НЕ.

Якщо в схемі ключа на рис. 2.13, паралельно транзистору VT1 увімкнути m-1 подібний транзистор, то схема буде реалізувати логічну функцію mАБО-НЕ. Дійсно, на її виході буде логічна „1” (напруга високого рівня для n-МОНТЛ і низького рівня для p-МОНТЛ) тільки при одній комбінації вхідних сигналів, коли на всіх m входах (затворах МОН-транзисторів) буде логічний „0” (напруга низького рівня для n-МОНТЛ і високого рівня для p-МОНТЛ). Тільки у цьому випадку всі активні транзистори схеми закриті, загальна шина відключена від виходу і вихідний рівень сигналу U¹ визначається падінням напруги живлення на об’єднаних стоках закритих МОН-транзисторів. Якщо хоча б на одному вході схеми напруга логічної одиниці U¹ (напруга високого рівня для n-МОНТЛ і низького рівня для p-МОНТЛ), то активний транзистор, на затвор якого надійшла така напруга, відкривається і з’єднує вихід схеми ЛЕ з загальною шиною. На виході встановлюється рівень логічного нуля U⁰, який визначається залишковим падінням напруги U_зал на стоці відкритого МОН-транзистора. Таким чином дійсно, що при описаній вище організації, схема на МОН-транзисторах реалізує логічну функцію mАБО-НЕ.

Першими інтегральними мікросхемами, створеними з використанням МОН-технології були інтегральні мікросхеми p-МОНТЛ серій 144 і 172. Вони мали напругу живлення U_сс = -27 В і рівні логічних сигналів: U⁰ - напруга не більш негативна ніж -2 В, U¹ - напруга не менш негативна ніж -7,5 В. Швидкодію ІМС p-МОНТЛ обмежує досить великий час затримки поширення сигналу, який складає t_зп = 0,6-1 мкс. Низька швидкодія ІМС p-МОНТЛ, обумовлена порівняно малою рухомістю дірок у кремнії, специфічні рівні логічних сигналів не сумісні з рівнями ТТЛ і ТТЛШ, а також непристосованість до великих ступенів інтеграції, завдяки досить значним топологічним розмірам p-МОН транзисторних структур, привели до того, що мікросхеми p-МОНТЛ були зняті з виробництва після того, як промисловий розвиток отримала технологія n-МОНТЛ.

Мікросхеми n-МОНТЛ завдяки більшій рухомості електронів ніж дірок у кремнії мають більш високу швидкодію порівняно з ІМС p-МОНТЛ і рівні логічних сигналів сумісні з рівнями ТТЛ і ТТЛШ. За технологією n-МОНТЛ випускались ВІС перших мікропроцесорів, таких як 8-ми бітовий процесор і8080 (вітчизняний аналог КР580ВМ80А) і 16-бітовий процесор і8086, система команд якого склала ядро системи команд усіх сучасних процесорів фірми Intel.

Слід зазначити, що базові логічні елементи МОНТЛ мають ряд недоліків, які обмежують їх використання у сучасній комп’ютерній електроніці. До таких недоліків слід віднести досить велику потужність, яку споживають логічні елементи МОНТЛ, що викликає значні проблеми при забезпеченні нормального теплового режиму надвеликих інтегральних схем на основі таких елементів, а також залежність напруги низького рівня U⁰ логічних елементів І-НЕ та І від кількості входів m (U⁰ = mU_зал). Тому у сучасній комп’ютерній електроніці використовується більш досконалий ніж МОНТЛ тип логіки КМОНТЛ.

4.4.2. Базові логічні елементи КМОН-транзисторної логіки. В основі схемотехніки інтегральних мікросхем КМОНТЛ лежить ключ на комплементарних МОН-транзисторах з каналами різної провідності (рис. 2.15). Принцип дії такого ключа описано у підрозділі 2.3.3.

Схеми базових логічних елементів на КМОН-ключах показані на рис. 4.18. Їх особливістю є різний характер з’єднання між собою МОН-транзисторів з n і p каналом. Якщо n-канальні транзистори з’єднані між собою послідовно, то p-канальні паралельно і навпаки. Спосіб з’єднання n-канальних МОН-транзисторів, так же як і спосіб з’єднання активних транзисторів в схемах ЛЕ МОНТЛ, розглянутих вище, визначає тип логічної функції, яку виконує елемент.

Рис.  4.18.   Базові   логічні   елементи   КМОН-транзисторної логіки: а – схема елемента І-НЕ; б – схема елемента АБО-НЕ

Зазначимо, що КМОНТЛ для кодування логічних нуля і одиниці використовує позитивну логіку і рівні напруги позитивної полярності відносно землі. Побудуємо таблицю справжності (табл. 4.7) логічного елемента, схема якого показана на рис. 4.18б.

Якщо на всіх входах ЛЕ низький рівень напруги x₁ = x₂ = U⁰ < U_{порVT1,VT2} (U_{порVT1,VT2} –порогова напруга n-каналь-них транзисторів), то VT1, VT2 закриті. Між затвором і витоком p-канальних транзисторів прикладена напруга U⁰-U_cc » -U_cc< -U_{порVT3,VT4} (-U_{порVT3,VT4} – порогова напруга p-канальних транзисторів), яка приводе до утворення у цих транзисторах p-каналів, тобто VT3, VT4 будуть відкриті. Таким чином вихід схеми відключений від загальної шини (землі) закритими транзисторами VT1, VT2 і підключений до шини живлення через відкриті транзистори VT3, VT4. На виході схеми буде високий рівень напруги U¹. Оскільки, як відмічалось у підрозділі 2.3.3, через закриті МОН-транзистори течуть дуже малі струми, не більше 10^-9 А, а опір відкритого МОН-транзистора складає близько 1 кОм, то падіння напруги на відкритих транзисторах з p-каналом не перевищує 1 мкВ, а це означає, що практично вся напруга живлення падає на об’єднаних стоках транзисторів VT1, VT2. Таким чином вихідний рівень напруги високого рівня (логічної „1”) для логічних елементів КМОНТЛ при опорі навантаження, який значно перевищує опір каналу відкритих МОН-транзисторів, дорівнює U¹ (U_OH) = U_сс.

Таблиця 4.7
x1	x2	Y
U0	U0	U1
U0	U1	U0
U1	U0	U0
U1	U1	U0

Якщо хоча б до одного, або до обох входів схеми логічного елемента на рис. 4.18б прикладена напруга високого рівня U¹ = U_сс > U_{порVT1,VT2}, то відкритим буде один, або обидва транзистори VT1, VT2. При цьому між затвором і витоком p-канального транзистора, затвор якого з’єднаний з затвором n-канального транзистора, діє напруга U¹ – U_cc = U_cc – U_cc = 0 В, тому p-канал не утворюється і транзистор буде закритим. Таким чином одним, або обома відкритими транзисторами VT1, VT2 вихід схеми на рис. 4.18б буде підключений до землі і відключеним від шини живлення одним, або обома закритими транзисторами VT3, VT4. На виході Y створюється низький рівень напруги U⁰. Величину цього рівня визначає залишкове падіння напруги U_зал на каналах відкритих транзисторів VT1, VT2. Завдяки дуже малому струму закритих p-канальних транзисторів VT3, VT4 ця напруга практично дорівнює нулю, а отже для КМОНТЛ U⁰ = U_зал » 0 В.

Таким чином з урахуванням вище викладеного, можна побудувати таблицю справжності логічного елемента, схема якого показана на рис. 4.18б (табл. 4.7). З табл. 4.7 випливає, що схема відносно вхідних змінних x₁, x₂ реалізує на виході Y логічну функцію  (2АБО-НЕ), тобто є схемою базового логічного елемента Пірса.

Таким же чином, як було зроблено вище, можна показати, що схема на рис. 4.18а реалізує логічну функцію  (2І-НЕ), тобто є схемою базового логічного елемента Шеффера. Логічні елементи І-НЕ та АБО-НЕ на більшу кількість входів реалізують подібно схемам ЛЕ з двома входами (рис. 4.18). Слід зазначити, що на відміну від елементів mІ-НЕ та mІ МОНТЛ рівень напруги U⁰ для відповідних елементів КМОНТЛ не залежить від кількості входів m. Це зв’язано з дуже малою (мікровольти) залишковою напругою на відкритих транзисторах КМОН-ключів, яка визначає рівень U⁰.

Важливою особливістю ЛЕ КМОНТЛ є те, що при будь-яких статичних напругах на вході елемента, шина живлення U_сс відключена від загальної шини (землі) великим опором одного або декількох закритих транзисторів. Це забезпечує малий струм споживання схеми ЛЕ від джерела живлення, який визначається струмом втрат I_В ~ 10^-9 А закритих МОН-транзисторів. Тому мікросхеми побудовані на базових логічних елементах КМОНТЛ споживають малу потужність в статичному режимі роботи.

Слід однак зазначити, що в динамічному режимі струм, що споживає ЛЕ від джерела живлення I_сс, містить окрім струму втрат I_В також інші складові. Аналіз показує, що в цьому випадку струм I_сс визначається як

 

                                    I_cc = I_В + I_ПЗ + I_НС,         (4.24)

 

де I_ПЗ – струм перезарядження внутрішніх і монтажних паразитних ємностей ЛЕ:, I_НС – наскрізний струм через транзистори комплементарної пари.

До паразитних ємностей ЛЕ відносять ємність монтажу КМОН-структур логічного елемента C_М, вихідну ємність попереднього каскаду С_вих і вхідну ємність наступного каскаду C_вх. Загальна паразитна ємність визначається як С_c = С_вих + К_роз(C_вх + C_М.), де К_роз - коефіцієнт розгалуження. Оскільки енергія CU²/2, яку накопичує конденсатор не залежить від активних опорів схеми (опори каналів транзисторів), через які протікає струм його перезарядження, то середня потужність споживана ЛЕ від джерела живлення за період перемикань з частотою f визначається співвідношенням:

                                    P_cc = fC_cU²_cc.                  (4.25)

Наскрізний струм I_НС протікає при перемиканні ЛЕ на виході схеми, коли обидва МОН-транзистора з n- і р-каналом кожної ключової пари відкриті. Максимальне значення I_НС визначає співвідношення (2.40).

Найбільший внесок до потужності, що споживає логічний елемент КМОНТЛ в динамічному режимі дає струм перезарядження паразитних ємностей. Тому формула (4.23) визначає потужність споживану мікросхемами логічних елементів КМОНТЛ на високих частотах. З ростом частоти ця потужність зростає і на достатньо високих частотах стає порівняною з потужністю, яку споживають мікросхеми ЛЕ інших типів логіки, зокрема ТТЛШ. Відзначимо також, що для боротьби з перешкодами, які викликає наскрізний струм в колі живлення при перемиканні ЛЕ, на платі з мікросхемами КМОНТЛ між шиною живлення та загальною шиною вмикають електролітичний конденсатор ємністю 1-10 мкФ і паралельно йому, декілька керамічних конденсаторів ємністю 0,01-0,1 мкФ.

Як було показано у підрозділі 2.3.3, поріг перемикання КМОН-ключа між високим і низькім рівнями вихідної напруги дорівнює U_сс/2, а ділянки його передаточної характеристики, на яких k ≤ 1 мають протяжність практично від напруги порога перемикання до значень номінальних рівнів напруги U⁰ » 0 В і U¹ = U_cc. Тому статична завадостійкість ЛЕ КМОНТЛ відносно рівнів логічних „0” і „1” складає U⁰_пер (M_L) = |U¹_пер (M_H)| » 0,5U_сс. Завадостійкість логічних елементів КМОНТЛ зростає із зростанням напруги живлення і суттєво перевищує статичну завадостійкість ЛЕ ТТЛШ (табл. 4.3). Важливо також відзначити, що завадостійкість ЛЕ КМОНТЛ має незначну залежність від температури завдяки високій температурній стабільності передаточної характеристики КМОН-ключа.

Позитивною якістю схем базових логічних елементів КМОНТЛ порівняно зі схемами базових ЛЕ ТТЛШ є дуже високий вхідний опір, який визначається опором шару діелектрика SiO₂ ~ 10¹² Ом, що ізолює затвор МОН-транзистора від каналу. Це дозволяє узгоджувати входи ІМС КМОНТЛ з джерелами сигналів, які мають високий вихідний опір. Окрім того, завдяки високому вхідному опору, в КМОНТЛ не виникає значних обмежень на верхню границю опору резисторів в ланцюгах передачі логічних сигналів між ІМС, як це має місце для ТТЛШ (див. підрозділ 4.3.3). Допустима величина опору таких резисторів може досягати 100 МОм. З іншого боку слід зазначити, що наявність тонкого шару діелектрика SiO₂ (70-100 нм) між затвором і каналом МОН-транзистора робить ІМС на таких транзисторах дуже чутливими до статичної електрики. Справа в тому, що конструктивно область затвора МОН-транзистора являє собою конденсатор, здатний накопичувати електричний заряд. При накопичуванні вільних зарядів напруженість електричного поля в шарі діелектрика SiO₂ може досягати величини ~ 10⁷ В/см, при якій можливий електричний пробій діелектрика і вихід з ладу МОН-транзистора. Через це залишені непідключеними до зовнішніх ланцюгів вільні виводи затворів практично завжди приводять до виходу з ладу МОН-транзисторів. Тому для захисту входів ІМС КМОНТЛ від статичної електрики використовують резистивно-діодні електричні кола.

Рис. 4.19. Захисне коло  на входах мікросхем КМОНТЛ

Схема одного з варіантів такого захисного кола показана на рис. 4.19. При рівнях вхідної напруги U⁰ і U¹ ≤ U_сс всі діоди захисного кола закриті і не впливають на роботу мікросхеми КМОНТЛ. При наявності на вході позитивної перенапруги, яка перевищує напругу U_пор + U_сс (U_пор - порогова напруга діода), діоди VD1, VD2 відкриваються і замикають джерело вхідної перенапруги через шину живлення і малий внутрішній опір джерела живлення на землю. В цьому випадку напруга, яка надходить на вхід ЛЕ, до якого підключене захисне коло, не перевищує значення U_д.пр. + U_сс (U_д.пр. – пряме падіння напруги на діоді). При наявності на вході негативної перенапруги відкривається діод VD3, що забезпечує фіксацію напруги на вході ЛЕ на рівні -U_д.пр., який є безпечним для МОН-транзисторів. Природно, що захисні кола повинні стояти безпосередньо на входах мікросхеми КМОНТЛ, де в першу чергу з’являється перенапруга. Всередині схеми, де затвори МОН-транзисторів з’єднані з виходами інших логічних елементів виникнення перенапруги, обумовленої статичною електрикою, малоймовірне, тому захищати входи внутрішніх ЛЕ мікросхеми за допомогою кола, показаного на рис. 4.19, нема необхідності.

Для схем логічних елементів КМОНТЛ існує ще одна небезпека виходу з ладу, яка пов’язана з так званим тиристорним ефектом (ефектом „защіпки”). Для розуміння його суті розглянемо топологічну структуру одного з КМОН-ключів, на яких побудовано логічний елемент, в перетині перпендикулярному до поверхні кристала ІМС (рис. 4.20а).

Ця структура містить напівпровідникову пластину n-кремнію (1), що є функціональною підкладкою, у якій сформовані два МОН-транзистори та допоміжні області. МОН–транзистор з p-каналом (8 - стік, 9 - затвор, 10 - витік), створений безпосередньо в пластині n-кремнію (через p⁺ і n⁺ позначені контактні області, збагачені акцепторними і донорними домішками). МОН-транзистор з n-каналом (5 – витік, 6 - затвор, 7 – стік) сформований в p-області кристала (2), яка виконує функцію підкладки МОН-транзистора з n-каналом і має назву p-кишені. Допоміжні області топологічної структури КМОН-ключа – це області виводів від p-кишені (3) і n- області кристала кремнію (11). Звернемо увагу на те, що підкладки МОН транзисторів з n- і p-каналами мають гальванічний зв’язок з областями витоків транзисторів, які сформовані в них.

Рис. 4.20.   Топологічна структура   КМОН-ключа   (а) і   схема паразитного тиристора  (б):  1 – пластина n-Si; 2 – область p-Si; 3 – вивід p-кишені;4 – шар SiO2;5 – витік МОН-транзистора з n-каналом; 6 – затвор; 7 – стік МОН-транзи-стора з n-каналом; 8 – стік МОН-транзистора з p-каналом; 9 – затвор; 10– витік МОН-транзистора з p-каналом, 11 – вивід n-підкладки; R1 – об’ємний опір p-кишені, R2 – об’ємний опір підкладки; області металізації зачернені

Після прикладення до КМОН-структури напруги живлення U_cc (рис. 4.20а), p-n перехід на межі p-кишені і підкладки n-кремнію зміщується у зворотному напрямку, що забезпечує надійну електричну ізоляцію один від одного МОН-транзисторів, сформованих в цих областях. Зазначимо, що коли виводи від підкладок з n і p типом провідності (виводи 3, 11 на рис. 4.20а) не з’єднані з витоками МОН-транзисторів (виводи 5, 10 на рис. 4.20а), виникає небезпека несанкціонованого утворення каналу в транзисторах за рахунок неконтрольованих електричних впливів, що веде до збою у роботі схеми ЛЕ.

Як випливає з рис. 4.20а топологічна структура КМОН-ключа містить п’ять p-n переходів, які утворюють схему з двох транзисторів і двох резисторів. На рис. 4.20а схема з’єднання цих компонентів зображена пунктирними лініями. Вона містить резистори R1 і R2, опір яких визначає об’ємний опір p- і n-підкладок, а також двоемітерні біполярні транзистори VТ1 і VТ2 типу n-p-n- і p-n-p.

Для розгляду впливу вище означених віртуальних компонентів на роботу КМОН-ключів на рис. 4.20б наведена схема їх з’єднання відповідно з рис. 4.20а. На цій схемі зв’язки других емітерів транзисторів VТ1 і VТ2, утворені стоковими областями МОН-транзисторів, не показані через їх неістотність, що до розуміння суті ефекту, який розглядається нижче. Схема на рис. 4.20б відповідає чотирьом напівпровідниковим областям структури КМОН-ключа (рис. 4.20а), провідність яких чергується, а саме: n (витік МОН-транзистора з n-каналом), p (область p-Si), n (пластина n-Si), p (витік МОН-транзистора з p-каналом). Як відомо, подібну чотиришарову n-p-n-p структуру використовують в електроніці для створення тиристорів.

Тиристори це перемикальні прилади з S-образною вольт-амперною характеристикою, тому для схеми на рис. 4.20б, так само як для тиристорів, властиве явище перемикання обумовлене наявністю в ній позитивного зворотного зв’язку. У штатному режимі роботи ключа транзистори VТ1, VТ2 закриті, тому падіння напруги на резисторах R1, R2, що забезпечує різницю потенціалів U_бе цих транзисторів дорівнює нулю і тиристорна схема не впливає на функціонування логічного елемента на КМОН-ключах. Першопричиною для перемикання тиристорної структури є виникнення напруги на базах транзисторів VТ1 і VТ2 відносно землі, а отже напруги U_бе на резисторах R1, R2, яка відкриває їх. Зазначимо, що тиристор частіше збуджується через напругу на резисторі R2. Це відбувається при виникненні від’ємного стрибка напруги на базі VТ2. Якщо цей стрибок забезпечує падіння напруги на резисторі R2 U_R2 = -U_беVT2 ≤ -0,2 В транзистор VТ2 відкривається і його колекторний струм створює на R1 позитивну напругу U_беVT1, яка відкриває транзистор VТ1. В свою чергу колекторний струм VТ1 створює на резисторі R2 напругу, яка ще більше відкриває транзистор VТ2, що призводить до збільшення напруги на R1, тобто до ще більшого відкривання VТ1 і так далі. Таким чином позитивний зворотній зв’язок схеми приводить до стрибкоподібного відкривання тиристорної структури і, як наслідок, замикання джерела живлення U_cc через відкриті транзистори VТ1 і VТ2 на землю. Великий струм короткого замикання джерела живлення спричиняє катастрофічне нагрівання областей кристалу МОН-ключа і, як наслідок, вихід з ладу логічного елемента КМОНТЛ. Описане явище називають тиристорним ефектомабо тиристорною „защіпкою”у логічних елементах КМОНТЛ.

Конкретною причиною, яка викликає це небезпечне для ЛЕ явище може бути: 1) наявність вхідних сигналів при відключеному джерелі живлення, 2) перевищення напругою живлення U_cc її граничного значення для ІМС даної серії, 3) велика швидкість наростання вхідної напруги, 4) підключення виходу логічного елемента КМОНТЛ до індуктивного навантаження або довгої лінії. Зазначимо, що спостерігається залежність напруги увімкнення тиристорної структури від вихідного логічного стану елемента.

Захистом від тиристорного ефекту може бути захист ЛЕ від вище вказаних впливів, або у випадку його виникнення - негайне вимкнення напруги живлення ІМС. Ступінь захисту мікросхем КМОНТЛ від тиристорного ефекту визначається найбільшим значенням струму через тиристорну структуру, при якому такий ефект не виникає. Наприклад, для інтегральних мікросхем КМОНТЛ серії 564 тиристорний ефект не виникає при струмі менше 15 мА.

Відзначимо деякі особливості схемотехніки базових логічних  елементів КМОНТЛ порівняно з базовими елементами ТТЛШ. Для завдання на будь-якому вході елемента КМОНТЛ постійно діючої напругу низького рівня U⁰, цей вхід, як і для елементів ТТЛШ, треба заземлити. Однак, у випадку КМОНТЛ для завдання постійно діючої напруги високого рівня U¹ вхід логічного елемента, як у випадку елементів ТТЛШ (див. підрозділ 4.3.3), не можна залишати вільним, оскільки тоді значення напруги на вході буде не визначеним. Для завдання рівня U¹ вхід ЛЕ КМОНТЛ підключають безпосередньо до шини живлення без використання резисторів, як це роблять у випадку мікросхем ТТЛШ, які не мають вхідного каскаду на діодах Шотткі. При експлуатації мікросхем КМОНТЛ, що реалізують логічні функції АБО, АБО-НЕ, входи, які не використовуються треба з’єднати з загальною шиною, а у випадку мікросхем, що реалізують логічні функції І, І-НЕ -з’єднати з шиною живлення.

Схемотехнічна реалізація базових елементів Шеффера і Пірса, знайдена у КМОНТЛ, є унікальною порівняно з іншими типами логіки. Цю унікальність визначають ряд факторів: мала споживана потужність, що складає мікровати у динамічному режимі (режимі перемикання) і нановати у статичному режимі; здатність працювати в широкому діапазоні напруг живлення U_сс від 1,3 В до 15 В; висока завадостійкість, яка досягає 30-50 % від значення напруги живлення; високий вхідний опір (до 10¹² Ом) і широкий діапазон робочих температур -55¸125 ^оС; висока навантажувальна здатність, яка завдяки високому вхідному опору ЛЕ, забезпечує K_роз = 1000 при роботі на частотах до декількох кілогерц. До цих переваг слід додати відсутність у схемі базових логічних елементів КМОНТЛ (рис. 4.18) резисторів, що в тричі зменшує кількість технологічних операцій порівняно з мікросхемами ТТЛШ, а мала споживана потужність елементів сумісно з простотою ізоляції їх компонентів і високою щільністю пакування мікросхеми ~ 30% дає можливість реалізувати за технологією КМОН надвеликі інтегральні мікросхеми, які містять на кристалі десятки мільйонів МОН-транзисторів.

Недоліками мікросхем КМОНТЛ є чутливість до статичної електрики, приблизно у десять разів менше значення граничного вихідного струму та відносно низька швидкодія порівняно з мікросхемами ТТЛШ. Слід однак зазначити, що при збільшенні ступеня інтеграції ІМС КМОНТЛ за рахунок зменшення паразитних ємностей МОН-транзисторів і електричних зв’язків між ними швидкодія зростає, тому логічні елементи КМОНТЛ сучасних мікропроцесорів здатні працювати на частотах до 4 ГГц.

Базові логічні елементи входять до складу серій інтегральних мікросхем КМОНТЛ, а саме: 176, 561, 564 (CD4000A), 1526 (CD4000A), 1554 (54AC), КР1554 (74AC), КР1561 (CD4000B), 1564 (MM54HC), КР1564 (MM74HC), 1594 (54ACT), КР1594 (74ACT). У дужках наведено закордонні функціональні аналоги серій. Зокрема ці серії містять базові логічні елементи Шеффера і Пірса, побудовані за схемами наведеними на рис. 4.18, наприклад: чотири ЛЕ 2І-НЕ - 564ЛА7 (CD4011A), КР1554ЛА3 (74AC00); чотири ЛЕ 2АБО-НЕ – 564ЛЕ6 (CD4002A), КР1554ЛЕ1 (74AC02), КР1594ЛЕ1 (74ACT02); два ЛЕ 4І-НЕ - КР1554ЛА1 (74AC20), КР1594ЛА1 (74ACT20); два ЛЕ 4АБО-НЕ – КР1564ЛЕ9 (MM74HC4002) та інші.

Для порівняння різних серій ІМС КМОПТЛ у табл. 4.8 наведені параметри мікросхем при 25 ^оС, які містять чотири двохвходових логічних елемента Шеффера або Пірса. У табл. 4.8 згідно правилу прийнятому в цифровій схемотехніці, значення струмів, які витікають з мікросхеми вказані зі знаком мінус, а струмів, які втікають - зі знаком плюс.

 

                                                                             Таблиця 4.8

Параметри деяких мікросхем базових логічних

елементів КМОНТЛ

 

Параметр	Мікросхема та її функціональний аналог
	564ЛА7 (CD4011A)	КР1561ЛЕ5 (CD4001B)	КР1554ЛА3 (74AC00)	КР1594ЛА3 (74ACT00)
Склад мікросхеми	4 елемента 2І-НЕ	4 елемента 2АБО-НЕ	4 елемента 2І-НЕ	4 елемента 2І-НЕ
Напруга живлення Ucc, В	3–15	3–18	2–6	4,5–5,5
I0вих (IОL), мА, не більше	(Uсс = 10 В) 1,0	(Uсс = 10 В) 2,6	50	50
I1вих (IОH), мА, не більше	(Uсс = 10 В) -1,2	(Uсс = 10 В) -2,6	-50	-50
I1вх (IIН), мкА, не більше	1,0	0,1	0,1	0,1
U0вих (UOL), В	0-0,05	0 (типове)	£ 0,36 (Uсс = 5 В)	£ 0,36 (Uсс = 5 В)
U1вих (UOH), В	10 (Uсс = 10 В)	10 (Uсс = 10 В)	³ 4,86 (Uсс = 5 В)	³ 4,86 (Uсс = 5 В)
tзп1,0 (tPHL), нс	25–50 (Uсс = 10 В)	60–120 (Uсс = 10 В)	4,5 (Uсс=5 В)	4 (Uсс=5 В)
tзп0,1 (tPLH), нс	25–50 (Uсс = 10 В)	60–120 (Uсс = 10 В)	6 (Uсс = 5 В)	5,5 (Uсс = 5 В)
P*cс, мкВт	≤ 50 (Uсс = 10 В)	≤ 5 (Uсс = 10 В)	11 (Uсс = 5 В)	11 (Uсс = 5 В)
fр, Мгц, не більше	3	3	100	100

 

Подальше вдосконалення ІМС комплементарної МОН–транзисторної логіки спрямовано на підвищення швидкодії за рахунок зменшення ємнісних складових схеми, збільшення навантажувальної здатності і забезпечення сумісності з мікросхемами ТТЛШ. Пошуки ведуться у напрямку нових технологічних рішень. Наприклад, розроблені ІМС, затвор МОН-транзисторів в яких має V – образну форму і занурений у об’єм напівпровідникової пластини (так названа К²Л технологія). Такі мікросхеми мають підвищену щільність пакування, високу навантажувальну здібність і робочі частоти до 100 МГц. До представників таких мікросхем КМОНТЛ відносяться серії КР1554 і КР1594, (табл. 4.8). Зазначимо, що мікросхеми цих серій за електричними і динамічними характеристиками повністю сумісні з мікросхемами ТТЛШ, що були розглянуті у підрозділі 4.3.

Поліпшені електричні і динамічні параметри мають мікросхеми КМОНТЛ, які виготовляють на сапфірі (технологія „кремній на сапфірі” (КНС)). Така технологія дозволяє суттєво зменшити паразитні ємності схеми і тим самим скоротити час затримки поширення сигналу у 2-3 рази. Важливою перевагою ЛЕ КМОНТЛ, виготовлених за технологією КНС, є відсутність тиристорного ефекту.

4.4.3. Логічні елементи КМОНТЛ з відкритим стоком і трьома вихідними станами. При об’єднанні виходів логічних елементів КМОНТЛ, як і елементів ТТЛШ, може виникнути ситуація, коли шина живлення через відкриті транзистори замикається на загальну шину (рис. 4.12б). Тому допускається тільки паралельне увімкнення звичайних логічних елементів КМОНТЛ, так як це показано на рис. 4.12в. У схемотехніці КМОНТЛ, як і в ТТЛШ, для забезпечення можливості безпосереднього об’єднання виходів мікросхем розроблені ЛЕ з відкритим стоком. Принцип організації таких логічних елементів КМОНТЛ розглянемо на прикладі мікросхеми КР1561ЛА10 (CD40107B) (рис. 4.21). Ця мікросхема містить два логічних елементи 2І-НЕ з відкритим стоком. Принципова електрична схема одного з цих елементів показана на рис. 4.21а.

Як можна бачити вхідний каскад схеми на транзисторах VT1-VT4 реалізовано як базовий елемент 2І-НЕ (рис. 4.18а). КМОН-ключ на транзисторах VT5 і VT6 інвертує сигнал з виходу схеми ЛЕ 2І-НЕ. Вихідний каскад схеми на транзисторі VT7 після підключення стоку цього транзистора через зовнішнє навантаження, наприклад, резистор ~ 10 кОм, до шини живлення виконує інверсію сигналу з виходу КМОН-ключа. Таким чином транзистори VT5-VT7 при наявності стокового навантаження VT7 у сукупності створюють неінвертуючий буферний каскад, який забезпечує повторення на виході Y рівнів сигналу, що поступають з виходу елемента 2І-НЕ (див. таблицю справжності на рис. 4.21б, лівий стовпчик) і збільшує крутизну перехідної ділянки передаточної характеристики ЛЕ 2І-НЕ за рахунок двокаскадного підсилення. Коли стокове зовнішнє навантаження транзистора VT7 відсутнє, то при наявності на входах x₁, x₂ сигналу низького рівня, на затвор VT7 також надходить сигнал низького рівня і n-канал не утворюється (VT7 закритий). В цьому випадку ЛЕ знаходиться у Z-стані, коли вихід Y одночасно відключений від шини живлення і землі (див. правий стовпчик таблиці справжності на рис. 4.21б). При x₁ = x₂ = U¹ на затворі VT7 відносно його витоку і підкладки прикладена напруга високо рівня, тому цей транзистор відкритий (утворився n-канал) і вихід Y підключений до землі, що відповідає стану логічного „0” елемента. Умовне зображення елементів КМОНТЛ з відкритим стоком, таке ж саме, як елементів ТТЛШ з відкритим колектором (див. рис. 4.13б).

	x1 x2 Y 1 (U1) 0 (U0) 1* (U1) Z 0 (U0) 1 (U1) 1* (U1) Z 1 (U1) 0 (U0) 1* (U1) Z 1 (U1) 1 (U1) 0 (U0) 0 (U0)   б
Рис. 4.21. Логічний елемент з відкритим стоком мікросхеми КР1561ЛА10 (CD40107B): а – схема; б – таблиця справжності. У таблиці Z - стан високого імпедансу при відкритому виході; 1* - стан виходу, коли між ним і шиною живлення увімкнено зовнішній резистор

Можливості ІМС логічних елементів КМОНТЛ суттєво розширюються при забезпеченні третього стану виходу, як і в схемах логічних елементів ТТЛШ (див. підрозділ 4.3.5).

Схеми ІМС КМОНТЛ з трьома вихідними станами створюють за принципами подібними до тих, які використовують у схемотехніці ТТЛШ. Основою для створення ЛЕ з трьома вихідними станами служить схема, що реалізує на виході певну функцію алгебри логіки. В таку схему вводять елементи, які не впливають на її роботу в основному функціональному режимі і відключають вихід ЛЕ від шин живлення і землі в режимі високого імпедансу. Перевід схеми у Z-стан, як і в схемах ЛЕ ТТЛШ, забезпечується сигналом на спеціальному вході EZ.

Для пояснення принципу побудови і функціонування схем логічних елементів КМОНТЛ з Z-станом розглянемо схему інвертора наведену на рис. 4.22. Зокрема по такій схемі побудована ІМС 1564ЛН7 (MM54HC368), яка містить 6 інверторів з трьома вихідними станами.

В схемі на рис. 4.22а власне логічний елемент НЕ - це КМОН-ключ на транзисторах VT4, VT5. Транзистори VT3, VT6 виконують функцію ключів, що підключають, або відключають елемент НЕ від шини живлення та загальної шини. Цими транзисторами керує сигнал на вході EZ (EZ – Enable Z-state – дозвіл Z-стану). КМОН-ключ на транзисторах VT1, VT2 формує взаємно інверсні сигнали для VT3, VT6. При EZ = 1 (U¹) VT3, VT6 відкриті і до КМОН-ключа на VT4, VT5 підключено живлення і землю, тому схема працює, як звичайний інвертор (рис. 4.22б). При наявності на вході EZ сигналу низького рівня U⁰, оскільки U⁰ < U_порVT6, а U_ЗВVT3= U¹ – U_сс » 0 > - U_порVT3, транзистори VT6, VT3 закриті і вихід схеми Y одночасно відключений від шини живлення і землі, тобто не залежно від логічних сигналів на вході x схеми реалізується Z- стан виходу Y.

 

	EZ x Y 1 (U1) 0 (U0) 1 (U1) 1 (U1) 1 (U1) 0 (U0) 0 (U0) ´ Z     б
Рис. 4.22. Логічний елемент НЕ КМОНТЛ з трьома вихідними станами: а – схема і умовне зображення; б – таблиця справжності

4.4.4. Монтажна логіка на елементах КМОНТЛ. Також як елементи ТТЛШ з відкритим колектором, логічні елементи КМОНТЛ з відкритим стоком можна використовувати для реалізації монтажної логіки з метою розширення їх функціональних можливостей (див. підрозділ 4.3.4). Проте, оскільки такі елементи мають невелику кількість входів, а їх номенклатура у складі серій ІМС КМОНТЛ є досить обмеженою, монтажну логіку можна виконувати також іншим способом, використовуючи звичайні логічні елементи І-НЕ, АБО-НЕ та диз’юнктори і кон’юнктори на напівпровідникових діодах. На відміну від мікросхем ТТЛШ, для яких наявність резистора у схемах кон’юнкто-ра чи диз’юнктора може негативно вплинути на роботу схеми реалізованої шляхом монтажної логіки (див. підрозділ 4.3.3), для ІМС КМОНТЛ, які мають дуже високий вхідний опір ~ 10¹⁰¸10¹² Ом і більш широкі діапазони напруг, які відповідають логічним „0” і „1”, такий вплив резисторів на логіку роботи схеми практично відсутній і виявляється переважно у її швидкодії. На рис. 4.23 наведені два приклади реалізації монтажної логіки на логічних елементах 2І-НЕ і кон’юнкторі (рис. 4.23а) та диз’юнкторі (рис. 4.23б) на напівпровідникових діодах.

Рис. 4.23. Монтажна логіка на логічних елементах КМОНТЛ і діодному кон’юнкторі (а) та диз’юнкторі (б)

Оскільки діодна схема на рис. 4.23а у позитивній логіці, яка використовується у КМОНТЛ для кодування логічних „0” і „1” реалізує логічну функцію І, то для виходу F можна записати F = Y₁×Y₂. Звідкіля з урахуванням залежності Y₁ і Y₂ від вхідних змінних x₁, x₂, x₃, x₄ і закону де Моргана можна отримати наступний вираз:

                    ,

з якого видно, що в даному випадку на базі елементів 2І-НЕ і діодного кон’юнктора шляхом монтажної логіки реалізована логічна функція 2I-2АБО-НЕ.

Аналогічно, з урахуванням того, що схема на діодах VD1, VD2, VD3 і резисторі R (рис. 4.23б) у позитивній логіці реалізує функцію F = Y₁+Y₂+Y₃ можна записати:

              F = + +  = .

Таким чином за допомогою монтажної логіки на діодних кон’юнкторах та диз’юнкторах можна не тільки розширювати функціональні можливості ЛЕ, але й збільшувати кількість входів по яким вони реалізують логічну функцію, тобто збільшувати коефіцієнт об’єднання К_об. Зокрема на базі логічних елементів 2І-НЕ у розглянутому прикладі реалізовано логічний елемент 6І-НЕ.

Для схеми на рис. 4.23б величина напруги високого рівня U¹ на виході F буде на величину прямого падіння напруги на діоді U_д.пр. » 0,7-0,8 В менше ніж U¹_вих (U_OH) логічних елементів, тобто U¹ = U_OH - U_д.пр. За тою ж причиною напруга логічного „0” U⁰ на виході F схеми на рис. 4.23а є на стільки же більшою, тобто U⁰ = U_OL + U_д.пр.. У зв’язку з цим при малих напругах живлення слід враховувати зниження завадостійкості логічних елементів КМОНТЛ, реалізованих шляхом монтажної логіки з використанням діодних кон’юнкторів і диз’юнкторів.

Величину опору резистора R у схемах на рис. 4.23 обирають виходячи з умови надійного відкривання діодів, максимального струмового навантаження виходів ЛЕ і швидкодії. Нижню межу опору резистора R_min, яка визначається максимальним струмовим навантаженням, можна розрахувати для схеми на рис. 4.23а виходячи з параметру логічних елементів I⁰_вих (I_ОL), а саме: R_min = (U_cc - U_д.пр.)/I_ОL. Для схеми на рис. 4.23б для цієї мети треба використовувати параметр I¹_вих (I_ОH): R_min = (U¹ - U_д.пр.)/I_ОH » (U_сс - U_д.пр.)/I_ОH.

Величина опору резистора R впливає на час перезарядження ємності С_н, увімкненої між виходом схем на рис. 4.23 та землею, і через це на їх швидкодію. У ємність С_н дають внесок вихідні ємності логічних елементів, ємності діодів кон’юнктора (диз’юнктора), паразитна ємність монтажу схеми та вхідна ємність ЛЕ підключеного до виходу F. Тривалість процесу перезарядки визначається постійною часу RC_н і збільшується при збільшенні величини опору резистора R, тому для забезпечення належної швидкодії логічного елемента, одержаного шляхом монтажної логіки, величину опору обирають як можна ближче до значення R_min, визначеного вище.

 

 

---

Дата добавления: 2018-04-05; просмотров: 1245; Мы поможем в написании вашей работы!

Поделиться с друзьями:

---

---

Мы поможем в написании ваших работ!