Базові логічні елементи транзисторно-транзисторної логіки Шотткі (ТТЛШ)

⇐ ПредыдущаяСтр 9 из 37Следующая ⇒

Електронні схеми базових логічних елементів, що утворюють функціонально повні системи булевих функцій є тим будівельним матеріалом, на основі якого розробляються електронні схеми комп’ютера починаючі від найпростіших, таких як схеми спеціальних елементів (формувачів, генераторів), елементів пам’яті (тригерів) і закінчуючи складними схемами пристроїв комп’ютера, які містять мільйони транзисторів (арифметично-логічні (АЛП) і запам’ятовуючі (ЗП) пристрої, контролери вводу-виводу та інші). Як було сказано раніше цифрова схемотехніка сучасних комп’ютерів базується на монофункціональних базисах Шеффера і Пірса. Важливим компонентом електронної схеми базового логічного елемента Шеффера в ТТЛШ є багатоемітерний транзистор. У зв’язку з чим розглянемо його структуру і особливості функціонування.

4.3.1 Багатоемітерний n-p-n транзистор. Структура багатоемітерного транзистора (БЕТ) в перетині перпендикулярному до поверхні кристалу інтегральної мікросхеми і його умовне зображення показані на рис. 4.3.

Фактично БЕТ це кремнієва транзисторна структура, що складається з декількох n-р-n транзисторів, які мають загальну базу (область p) з виводом Б, загальний колектор (область n) з виводом К і окремі емітери (n⁺-області) з окремими виводами Е₁, Е₂, ... Е_n. БЕТ може мати до восьми емітерів. Відзначимо також, що n⁺-області в структурі на рис. 4.3а це напівпровідниковий кремній, який має підвищену провідність n-типу. Об’єднання декількох транзисторів в структурі БЕТ створює ряд проблем.

По-перше, кожна пара суміжних n⁺-областей емітерів з розташованою між ними p-областю бази утворює горизонтальну транзисторну структуру n⁺-р-n⁺ типу. Якщо на одному з емітерів цієї структури діє пряма напруга, а на сусідньому зворотна, то перший з емітерів буде інжектувати електрони через свою бічну поверхню, а другий - екстрагувати ті з них, які дійшли до нього. Це приведе до протікання досить значного струму через зворотно зміщений емітерний перехід. Таке явище в БЕТ називають паразитним транзисторним ефектом. Для його усунення створюють умови для ефективної рекомбінації інжектованих емітером електронів. Це досягають збільшення відстані між областями емітерів до значень, що перевищують дифузійну довжину електронів (для кремнію ~3-4 мкм). Тому відстань між емітерами в БЕТ достатньо велика (10¸15 мкм), що є недоліком для інтегральної електроніки.

Рис 4.3. Структура інтегрального багатоемітерного n-p-n транзистора (а) і його умовне зображення (б). Області: 1 - кристалу, 2 - колектора, 3 - бази, 4 - емітера

По-друге, оскільки в БЕТ окремі транзисторні структури функціонують також в інверсному режимі (на емітерах зворотна, а на колекторі пряма напруга), то виникає зворотний паразитний транзисторний ефект, в якому колектор відіграє роль інжектора електронів. Для зменшення негативного впливу такого ефекту зменшують інверсний коефіцієнт передачі струму a_i, який дорівнює відношенню струму емітера до струму колектора. Це досягають шляхом збільшення відстані між виводом бази Б і емітерними областями транзистора. Це додатково збільшує розміри інтегрального транзистора, але дозволяє одержати малі значення коефіцієнту передачі a_i ~ 0,01-0,02.

4.3.2 Схема і принцип дії базового логічного елемента ТТЛШ. Схема базового елемента ТТЛШ показана на рис. 4.4а. Вхідний каскад в цій схемі реалізовано на двоемітерному БЕТ Шотткі VT1 (стосовно транзисторів Шотткі див. підрозділ 2.2.4), діодах VD1, VD2 і резисторі R1, а вихідний каскад є ключем з динамічним навантаженням, який описано в підрозділі 2.2.5 (рис. 2.10). Відзначимо зразу, що діоди VD1, VD2 не беруть участі в формуванні логічної функції, яку реалізує елемент, а призначені для захисту його входів від негативної перенапруги. При позитивній напрузі на входах ці діоди закриті і не впливають на роботу елемента. Коли вхідна напруга задовольняє умові U_вх < - U_порШ ≈ - 0,3 В, діод Шотткі, підключений до відповідного входу, відкривається і фіксує на ньому безпечний для схеми рівень напруги, яка дорівнює -U_д.пр.Ш ≈ - 0,5 В, при цьому надлишкова негативна напруга залишається на внутрішньому опорі її джерела.

Рис. 4.4. Схема базового логічного елемента ТТЛШ (а) і таблиця справжності (б), що описує логіку його роботи

В мікросхемах ТТЛШ малого і середнього ступеня інтеграції напруга живлення U_сс = +5 В, а логічні „0” і „1” кодують у позитивній логіці значеннями напруги, які відповідають умовам: U⁰ ≤ U⁰_max = 0,4 В, U¹ ³ U¹_min = 2,4 В. З урахуванням цього розглянемо роботу базового логічного елемента ТТЛШ, але при побудові його таблиці справжності будемо використовувати не двійкові символи „0” та „1”, а відповідні їм рівні напруги U⁰ та U¹.

Хай хоча б на одному вході логічного елемента, наприклад, x₁ напруга U⁰ (x₁ = U⁰), а на другому вході x₂ вона дорівнює U¹ (x₂ = U¹). В цьому випадку до емітерного p-n переходу БЕТ VT1, з’єднаного зі входом x₁, прикладена різниця потенціалів U_cc – U⁰ > U_пор » 0,6 В, яка забезпечує його відкривання. У вхідному ланцюзі схеми потече струм від + U_сс, через резистор R1, відкритий емітерний перехід VT1, вхід x₁, внутрішній опір джерела вхідного сигналу і на загальну шину (землю). Цей струм створює падіння напруги в точці А схеми відносно землі, яке дорівнює сумі напруг на вході x₁ (U⁰) і на відкритому емітерному переході VT1 (U_бе_VT₁), тобто U_А = U_бе_VT₁ + U⁰. Оскільки для відкритого інтегрального транзистора Шотткі, який завжди працює у ненасиченому режимі U_бе » 0,7 В, а рівень напруги логічного „0” не більше U⁰_max = 0,4 В, то напруга U_А не перевищує 1,1 В. Ця напруга є недостатньою для відкривання трьох послідовно увімкнених p-n переходів, а саме: колекторного VT1, емітерного VT2 і емітерного VT6 (для їх відкривання напруга в точці А повинна перевищувати 3U_пор » 1,8 В). Тому транзистори VT2, VT6 знаходяться у закритому стані. На колекторі VT2 напруга близька до U_cc, яка відкриває складовий транзистор VT3, VT5. Реалізується стан елемента, коли його вихід Y відключений від землі закритим VT6 і підключений до шини живлення відкритим складовим транзистором VT3, VT5. На виході встановлюється високий рівень напруги логічної „1”, тобто Y = U¹. Нескладно зрозуміти, що подібний стан виходу схема логічного елемента буде мати при наявності сигналу U⁰ хоча б на одному вході або одразу на обох. Цей стан відображають перші три рядки таблиці справжності (рис. 4.4б). Характерною особливістю цього стану, як відмічалось у розділі 2.2.5, є те, що складовий транзистор VT3, VT5 разом з опором навантаження створює емітерний повторювач, який забезпечує підсилення вихідного струму, тобто забезпечує високу навантажувальну здібність схеми базового логічного елемента ТТЛШ. Величину напруги високого рівня U¹ на виході ЛЕ, можна оцінити якщо врахувати, що при великому опорі навантаження струм бази транзистора VT3, а отже резистора R2 дуже малий. Тому нехтуючи падінням напруги на резисторі R2 і врахувавши, що U_бе » 0,7 В, для напруги високого рівня на виході елемента одержимо U¹ = U_cc – U_бе_VT₃ – U_бе_VT₅ = 5 – 1,4 » 3,6 В.

Якщо на обидва входи елемента надходять сигнали високого рівня x₁ = x₂ = U¹, емітерні переходи VT1 закриваються, і напруга в точці А схеми на рис. 4.4 зростає. Коли вона досягне значення U_А > 3U_пор» 1,8 В, достатнього для відкривання трьох послідовно увімкнених p-n переходів (колекторного VT1 і емітерних VT2, VT6), транзистори VT2 і VT6 відкриваються. В схемі потече струм від шини живлення на землю через резистор R1 і відкриті p-n переходи: колекторний VT1 і емітерні VT2 і VT6. На колекторі VT2 встановлюється низька напруга і складовий транзистор VT3, VT5 закривається. Схема переходить у стан, коли її вихід Y підключений до землі через відкритий транзистор VT6 і відключений від шини живлення закритим складовим транзистором VT3, VT5. На виході елемента встановлюється низький рівень напруги Y = U⁰ = U_ке_VT₆ ≤ 0,1 В (останній рядок таблиці справжності, рис. 4.4б).

Отже, з урахуванням побудованої таблиці справжності, схема на рис. 4.4а реалізує логічну функцію І-НЕ (Y = ), тобто є схемою базового ЛЕ Шеффера.

При наявності на будь-якому вході ЛЕ високого рівня напруги U¹ емітерний перехід VT1, з’єднаний з цим входом знаходиться у закритому стані завдяки виконанню умови U_А – U¹ < U_пор. Тому струм I¹_вх базового елемента ТТЛШ визначається малим зворотним струмом p-n переходу. Типове значення цього струму для елементів різних серій не перевищує 12 – 50 мкА.

При U_вх = U⁰ емітерний перехід VT1 відкритий і струм I⁰_вх, який тече від шини живлення на землю через ланцюг: резистор R1, відкритий емітерний перехід VT1, вхід ЛЕ, внутрішній опір джерела вхідного логічного сигналу (рис. 4.4), нескладно визначити за законом Ома для ділянки електричного кола врахувавши, що U_А = U_бе_VT₁ + U⁰. Отже в припущенні нульового опору джерела логічного сигналу цей струм визначається співвідношенням:

I⁰_вх = (U_cc - U_A)/R1 = (U_cc - U_бе_VT₁ - U⁰)/R1, (4.3)

з якого випливає, що його величина залежить від опору резистора R1 в базовому колі багатоемітерного транзистора VT1. Малопотужні серії мікросхем ТТЛШ такі як 533, К555, КР1533 і їх функціональні аналоги фірми Texas Instruments 54LS, 74LS, SN74ALS мають величину опору R1 близько 20 – 30 кОм, що забезпечує порівняно невеликий струм I⁰_вх ~ 0,2 – 0,4 мА, тоді як швидкодіючі серії ІМС ТТЛШ 530, КР531 (функціональні аналоги SN54S, SN74S) мають приблизно на порядок більший струм I⁰_вх ~ 2 мА завдяки менший величіні опору R1 ~ 2,8 кОм.

Для базового елемента ТТЛШ оцінимо статичну завадостійкість відносно рівнів логічного „0” і „1”. При напрузі U⁰ на будь-якому вході схеми (рис. 4.4), з урахуванням, що напруга позитивної перешкоди U_пер додається до вхідного сигналу знайдемо напругу в точці А, як U_А = U⁰ + U_бе_VT₁ + U_пер. Перешкода не змінить вихідний стан ЛЕ, якщо при її дії транзистори VT2 і VT6 будуть зберігати закритий стан, тобто, якщо буде виконуватись умова:

U⁰ + U_бе_VT₁ + U_пер ≤ 3U_пор. (4.4)

З (4.4) при U⁰ = U⁰_max випливає, що статична завадостійкість відносно рівня логічного „0” дорівнює

U⁰_пер (M_L)= 3U_пор - U⁰_max - U_бе » 1,8 – 0,4 – 0,7 » 0,7 В. (4.5)

При наявності на обох входах схеми ЛЕ високого рівня напруги U¹ емітерні p-n переходи VT1 закриті, а три p-n переходи увімкнені між точкою А схеми і землею (колекторний VT1, емітерні VT2, VT6) відкриті. Напруга U_А дорівнює сумі прямих падінь напруги на відкритих переходах: U_А = U_бк_VT₁+U_бе_VT₂+ U_бе_VT₆ = 3U_бе = 3×0,7 = 2,1 В. Негативна напруга перешкоди, яка може привести до збою в роботи ЛЕ, віднімається від напруги логічної одиниці, тобто U_вх = U¹ - . Збій виникне коли відкриється емітерний перехід VT1 з’єднаний зі входом, на який прийшла перешкода, оскільки в цьому випадку за рахунок зменшення напруги в точці А закриються транзистори VT2 і VT6. Враховуючи, що напруга між базою і емітером VT1 дорівнює U_А – U_вх (рис. 4.4), запишемо умову, при якій негативна перешкода не викличе відкриття емітерного переходу VT1: U_А – U_вх = 3U_бе - U¹ + ≤ U_пор. З цієї умови при U¹ = U¹_min отримаємо вираз для статичної завадостійкості базового елемента ТТЛШ відносно рівня логічної „1”:

U¹_пер (M_H) = U¹_min – 3U_бе + U_пор » 2,4 – 2,1 + 0,6 = 0,9 В. (4.6)

Одержані значення статичної завадостійкості близькі до довідкових, які для різних серій мікросхем ТТЛШ складають від 0,35 В до 0,8 В. Зазначимо, що розрахункові значення статичної завадостійкості декілька більші за довідкові. Це обумовлено тим, що довідкові значення визначають з передаточної характеристики ЛЕ шляхом усереднення по великій вибірці ІМС даної серії.

Відзначимо особливість базового елемента ТТЛШ обумовлену його перемиканням між станами логічного нуля і одиниці. Як випливає з описаного вище принципу дії ЛЕ таке перемикання супроводжується зміною стану складового транзистора VT3, VT5 і транзистора VT6 в вихідному ланцюзі схеми на рис. 4.4. Наприклад, при переході від стану Y = U¹ до стану Y = U⁰ складовий транзистор закривається, а транзистор VT6 відкривається. Оскільки сигнал в точці А схеми, який ініціює цей процес, спочатку відкриває транзистори VT2 і VT6, а сигнал, який закриває складовий транзистор VT3, VT5 (низький рівень напруги на колекторі VT2) формується вже після відкриття VT2 і VT6, то існує затримка між моментами зміни стану складового транзистора і транзистора VT6. Це означає, що при перемиканні ЛЕ існує досить невеликий інтервал часу, на протязі якого в вихідному ланцюзі схеми одночасно відкриті транзистори VT3, VT5, VT6, тобто шина живлення (U_сс) замикається на землю через ці транзистори і відносно невеликій опір резистора R6 (50 – 100 Ом). Як наслідок, перемикання базового елемента ТТЛШ супроводжується стрибком електричного струму в шині живлення I_ccmax, що ілюструють часові діаграми, показані на рис. 4.5. Якщо знехтувати впливом паразитних реактивних компонентів схеми і припустити, що внутрішній опір джерела живлення дорівнює нулю, то величину I_с_cmax, можна знайти застосувавши до вихідного ланцюга схеми на рис. 4.4, при відкритому стані транзисторів VT3, VT5, VT6, закон Ома для ділянки електричного кола:

I_ccmax = (U_cc – U_ке_VT₅ - U_ке_VT₆)/R6 » (U_cc – 2U_ке)/R6. (4.7)

Рис. 4.5. Стрибок струму, що виникає у шині живлення при перемиканні базового логічного елемента ТТЛШ

Розрахунок на підставі (4.7) амплітуди стрибка струму I_ccmax при R6 ~ 50 Ом і U_ке ~ 0,1 В дає значення близько 100 мА. Це значення набагато перевищує струми споживання елемента у статичному режимі I⁰_сп і I¹_сп, які звичайно складають декілька мА. Стрибок струму в шині живлення є негативним явищем, яке створює перешкоди в схемах побудованих на ІМС ТТЛШ. Для боротьби з ним рекомендовано на кожній платі між шиною живлення і загальною шиною вмикати 1-2 електролітичних конденсатора ємністю 4,7-10 мкФ та керамічні конденсатори ємністю 0,047–0,47 мкФ з розрахунку один керамічний конденсатор на 5–7 мікросхем.

Наявність стрибка струму при перемиканні логічного елемента ТТЛШ є причиною збільшення потужності, яку він споживає із зростанням частоти перемикання. Так, наприклад, для ЛЕ серій 530, КР531, потужність, яку вони споживають на частоті 50 МГц у два рази перевищує потужність у статичному режимі, а на частоті 100 Мгц це перевищення збільшується до трьох.

У електроніці ТТЛШ існують також схемні реалізації, які у вхідному каскаді використовують не багатоемітерний транзистор Шотткі, як на рис. 4.4, а схему на діодах Шотткі (рис. 4.6). В цій схемі діоди VDn+1¸VD2n, також як і діоди VD1, VD2 в схемі на рис. 4.4 призначені для захисту вхідного ланцюга від негативної перешкоди. Якщо розглядати емітерні p-n переходи БЕТ як діоди VD1…VDn, то можна прийти до висновку, що схема на рис. 4.6 за своєю організацією подібна до схеми вхідного каскаду базового логічного елемента ТТЛШ, реалізованого на БЕТ.

Рис. 4.6. Схема вхідного каскаду елемента ТТЛШ на діодах Шотткі

Зазначимо, що схеми подібні до наведеної на рис. 4.6 відомі ще з ЕОМ другого покоління на дискретних напівпровідникових діодах і транзисторах. Саме так в цих ЕОМ, що використовували для побудови цифрових схем булев базис {І, АБО, НЕ}, реалізована схема базового логічного елемента І. Дійсно, не складно переконатися, що в позитивній логіці схема на рис. 4.6 реалізує булеву функцію І. При наявності на будь-якому її вході напруги низького рівня U⁰_вх до діода з групи VD1-VDn з’єднаного з цим входом прикладена напруга U_cc - U⁰_вх > U_порШ » 0,3 В, яка відкриває його. Від шини живлення на землю через резистор R1, відкритий діод, внутрішній опір джерела логічного сигналу тече струм, який створює в точці А (на виході Y) напругу низького рівня Y = U⁰_вих = U⁰_вх + U_д.пр.Ш. Так буде при наявності сигналу низького рівня U⁰_вх на будь-якому числі входів або на всіх входах схеми. Її вихідний стан зміниться тільки при подачі одночасно на всі входи x₁-x_n сигналу високого рівня U¹_вх. В цьому випадку, в залежності від співвідношення між напругою живлення U_cc і напругою U¹_вх, можливі два стани діодів VD1-VDn. При умові U_cc > U¹_вх + U_порШ діоди відкриті і в точці А (на виході Y) діє рівень напруги логічної одиниці, який дорівнює Y = U¹_вих = U¹_вх + U_д.пр.Ш. При умові U_cc< U¹_вх діоди Шотткі закриті і рівень напруги на виході схеми дорівнює U¹_вих = U_ссR_н/(R1+R_н), де R_н – опір навантаження, включений між точкою А і загальною шиною (рис. 4.6). Отже схема на рис. 4.6 реалізує логічну функцію І. Її послідовне з’єднання з інвертором на транзисторі Шотткі з динамічним навантаженням забезпечує реалізацію логічної функції І-НЕ.

При використанні в схемі базового логічного елемента ТТЛШ вхідного каскаду на діодах Шотткі (рис. 4.6), вихід Y цього каскаду підключається до бази транзистора VT2 (див. рис. 4.4) парафазного каскаду транзисторного ключа з динамічним навантаженням. Так, наприклад, реалізовані базові елементи І-НЕ на яких побудовані мікросхеми серії К555 (функціональний аналог SN74LS). В цьому випадку між точкою А схеми і землею увімкнено тільки два p-n переходи (емітерні переходи транзисторів VT2 і VT6). Як наслідок поріг відкривання транзисторів VT2 і VT6, порівняно із схемою на рис. 4.4, знизиться з 3U_пор до 2U_пор. Зниження порогу відкривання транзисторів є причиною меншої завадостійкості логічних елементів ТТЛШ с діодним вхідним каскадом, порівняно з ЛЕ, які використовують такий каскад на БЕТ.

Значення статичної завадостійкості відносно рівнів „0” (U⁰_пер (M_L)) і „1” (U¹_пер (M_H)) для елемента ТТЛШ с діодним вхідним каскадом можна знайти на підставі тих же міркувань, що наведені вище для схеми базового елемента на рис. 4.4. Відповідні співвідношення мають вигляд:

U⁰_пер (M_L) = 2U_пор - U⁰_max - U_д.пр.Ш »

» 1,2 – 0,4 – 0,5 » 0,3 В, (4.8)

U¹_пер (M_H) = U¹_min – 2U_бе + U_порШ »

» 2,4 – 1,4 + 0,3 » 1,3 В. (4.9)

Таким чином (див. (4.5)) для схем ТТЛШ з вхідним каскадом на діодах Шотткі, порівняно зі схемами з вхідним каскадом на БЕТ, має місце зниження статичної завадостійкості відносно рівня логічного „0”. Однак такі схеми мають ряд переваг, порівняно зі схемами на БЕТ. По-перше, при формуванні інтегральної структури ЛЕ не треба приймати заходи для боротьби з паразитним транзисторним ефектом, притаманним БЕТ. По-друге, такі схеми мають меншу вхідну ємність і допускають з’єднання вільних входів з шиною живлення. Відзначимо, що у випадку мікросхем ЛЕ з каскадом на БЕТ вільні входи підключають до шини живлення через резистор з опором 1–2 кОм.

В сучасних ІМС ТТЛШ використовують логічні елементи з діодним вхідним каскадом. Для прикладу на рис. 4.7 наведена схема базового логічного елемента 2І-НЕ, на основі якого побудовані мікросхеми серії 1533 (число 2 перед „І” означає кількість входів ЛЕ, що реалізує логічну функцію, тобто К_об). Схема складається з вхідного каскаду (резистор R1, транзистори VT1, VT2), емітерного повторювача на транзисторі VT3, парафазного каскаду (транзистор VT4, резистор R3 та ланцюг на транзисторі VT6 та резисторах R4,R5), вихідного каскаду (VT5, VT7, VT8 та резистор R7) і допоміжних ланцюгів на діодах VD1 – VD6.

Вхідний каскад ЛЕ, побудований за такою ж схемою, як на рис. 4.6, реалізує логічну функцію І. Функцію діодів VD1–VDn (рис. 4.6) виконують емітерні переходи р-n-р транзисторів VT1 і VT2. Діоди VD1 і VD2, як діоди VD1 і VD2 в схемі на рис. 4.4, а також діоди VDn+1–VD2n в схемі на рис. 4.6 призначені для захисту вхідного ланцюга від негативної перенапруги.

Рис. 4.7. Схема базового логічного елемента ТТЛШ с діодним вхідним каскадом

Схема базового ЛЕ показана на рис. 4.7 має позитивну якість, яка полягає в тому що площа, яку займають на кристалі її транзисторні структури у декілька разів менша за площу, що займають багатоемітерний транзистор і діоди схеми на рис. 4.4. Зменшення площі транзисторів в мікросхемах серій 1533, КР1533 (функціональні аналоги SN54ALS, SN74ALS) забезпечується за рахунок використання ізопланарної технології виготовлення ІМС. Суть такої технології полягає в створенні навколо кожної транзисторної структури діелектричних шарів SiO2, які ізолюють їх від інших подібних структур. Це дозволяє зменшити площу транзисторної структури порівняно з подібними структурами, в яких функцію ізолятора виконує зворотно зміщений p-n перехід, створений шляхом дифузії акцепторної і донорної домішок. Структура транзистора виготовленого за ізопланарною технологією показана на рис. 2.8. Для порівняння зазначимо, що площа ключа на ізопланарному транзисторі Шотткі складає 2400 мкм², а площа ключа в якому для ізоляції транзисторної структури використовується зворотно зміщений р-n перехід - 18700 мкм².

Вхідний каскад схеми на рис. 4.7 підключений до бази транзистора VT3. Використання додаткового транзистора VT3 в схемі логічного елемента з вхідним каскадом на діодах Шотткі дозволяє збільшити завадостійкість за рахунок того, що тепер між точкою А схеми і землею включено три p-n переходи (емітерні VT3, VT4, VT8), тобто поріг відкривання дорівнює 3U_пор, а не 2 U_пор, як в схемах без транзистора VT3. Окрім цього транзистор VT3 разом з навантаженням його емітерного ланцюга, утворює емітерний повторювач, який має високий вхідний опір. Завдяки цьому забезпечується малий струм бази VT3, а, отже, і малий вхідний струм при наявності на вході ЛЕ низького рівня напруги U⁰. Малі значення I⁰_вх сприяють зменшенню потужності, яку споживає інтегральна мікросхема.

Струм, який витікає з емітера VT3 в базу транзистора VT4 керує роботою парафазного каскаду. Цей каскад, виконаний на транзисторі VT4, резисторі R3 і резистивно-транзисторному колі R4, R5, VT6, в свою чергу, формує керуючі сигнали для вихідного каскаду ЛЕ. Навантаженнями парафазного каскаду є резистор R3 і резистивно-транзисторне коло R4, R5, VT6, які підключені відповідно до колектора і емітера VT4. Тому парафазний каскад є симбіозом схем увімкнення транзистора із загальним емітером і загальним колектором. Оскільки схема із загальним колектором (VT4 і резистивно-транзисторне коло R4, R5, VT6) повторює фазу напруги на базі VT4, а схема із загальним емітером (VT4 і R3) перевертає фазу на 180°, то при наявності на вході парафазного каскаду напруги низького рівня U⁰ на колекторі VT4 буде напруга U¹, а на його емітері – напруга U⁰. Ці напруги управляють роботою вихідного підсилювача потужності побудованого на транзисторах VT5, VT7 і VT8. Транзистори VT5 (n-р-n транзистор Шотткі) і VT7 (n-р-n транзистор без переходу Шотткі), як і в схемі на рис. 4.4, утворюють складовий транзистор за схемою Дарлінгтона. Складовий транзистор сумісно з навантаженням утворює емітерний повторювач, який забезпечує малий вихідний опір схеми ЛЕ у стані Y = U¹ (близько 10 Ом) і за рахунок підсилення струму - високу навантажувальну здібність. Вихідний каскад працює таким же чином, як і в описаній раніше схемі базового елемента ТТЛШ з вхідним каскадом на БЕТ (рис. 4.4). Малий вихідний опір забезпечує швидку перезарядку паразитних ємностей навантаження, що сприяє високій швидкодії ЛЕ.

Резистор R7, як і резистор R6 в схемі на рис. 4.4, призначений для захисту транзистора VT7 від великих струмів, що виникають при замиканні виходу Y схеми на землю або під час перемикання транзисторів вихідного каскаду, коли VT8 вже відкритий, а транзистори VT5, VT7 ще не закрились. Величина опору резистора R7 в мікросхемах серії 1533 складає близько 50 Ом.

Діоди VD3, VD4 забезпечують прискорену розрядку паразитних ємностей база-емітер транзисторів VT3, VT4. Діод VD5 забезпечує розряд ємності база-емітер VT7 при включенні VT4, коли напруга на його колекторі падає і діод відкривається. Таким чином діоди VD3, VD4, VD5 збільшують швидкість перемикання транзисторів VT3, VT4, VT7, тобто поліпшують динамічні параметри логічного елемента. Діод VD6, увімкнений на виході схеми, обмежує величину негативних викидів напруги, які можуть виникати при перемиканні схеми, завдяки паразитним реактивним елементам її навантаження. Цей діод відкривається і замикає такі негативні викиди напруги на землю.

В схемі на рис. 4.7 транзистори VT5, VT7, що утворюють складовий транзистор, у відкритому стані повинні працювати в активному режимі для підсилення вихідного струму ЛЕ в b_VT₇(1+b_VT₅) разів порівняно зі струмом бази транзистора VT5. Це потребує узгодження транзисторів VT5, VT7 за постійним струмом, оскільки струм бази VT7 значно перевищує струм бази VT5: I_бVT7 = I_еVT5 = (1+b_VT₅)I_бVT5. Якщо такого узгодження не буде, то значний струм бази VT7 переведе цей транзистор у режим насичення, завдяки чому високий коефіцієнт підсилення струму b_VT₇(1+b_VT₅) складовим транзистором буде втрачено. Для узгодження VT5, VT7 потрібно використовувати або транзистори з різною площею областей колекторів, або однакові транзистори, які мають різну напругу на емітерних переходах. Це ускладнює технологію виготовлення інтегральної мікросхеми, тому для узгодження струмів транзисторів VT5, VT7 між базою і емітером VT7 вмикають резистор R6, який забезпечує відведення частки струму емітера VT5 з базового ланцюга VT7. В цьому випадку відповідно з першим законом Кирхгофа можна записати:

I_еVT5 = I_R6 + I_бVT7 = U_бе/R6 + I_бVT7, (4.10)

де U_бе » 0,7 В – падіння напруги між базою і емітером транзистора VT7 у активному режимі. При урахуванні умови ненасиченого режиму роботи транзистора VT7 (I_бVT7 < I_бнVT7 = I_кнVT7/b_VT₇), на підставі (4.10) можна одержати наступну умову для вибору величини опору резистора R6:

, (4.11)

де I_кнVT7 – колекторний струм насичення транзистора VT7.

Використання R6, природно, зменшує коефіцієнт підсилення базового струму I_бVT5 складового транзистора, але він залишається ще досить великим для забезпечення низького вихідного опору і високої навантажувальної здібності схеми базового ЛЕ ТТЛШ, що показана на рис. 4.7.

Зазначимо, що все викладене вище є також слушним і для складового транзистора VT3, VT5 схеми базового елемента ТТЛШ, яка показана на рис. 4.4. В цій схемі функцію відведення струму з бази транзистора VT5 виконує резистор R5. Оскільки складовий транзистор відкритий і працює у активному режимі, коли на виході схеми високий рівень напруги U¹, то падіння напруги на резисторі R5 складає U_R₅ = U_бе_VT₅ + U¹ = U_бе + U¹, тому умова вибору величини опору резистора R5 буде мати вигляд:

. (4.12)

Співвідношення (4.11) і (4.12) визначають тільки верхню межу опору резисторів R6, R5. Для забезпечення роботи транзисторів у активному режимі близькому до межі з режимом насичення величину опорів R6, R5 слід обрати меншою, але близькою до цієї верхньої межи.

Допоміжний ланцюг парафазного каскаду, що складається з послідовно увімкнутих транзистора VT6 і резистора R5 на рис. 4.7 (в схемі на рис. 4.4 з транзистора VT4 і резистора R4), призначений для корекції передаточної характеристики логічного елемента. При відсутності такого ланцюга корекції передаточна характеристика в перехідній області від U¹ до U⁰ має вигляд, представлений ділянкою „АВ” (крива 1) на рис. 4.8. Ця ділянка формується на етапі коли VT4 (VT2 на рис. 4.4) вже відкривається і працює у активному режимі, а VT8 (VT6 на рис. 4.4) ще закритий.

При цьому відкритий складовий транзистор VT5, VT7 (VT3, VT5 на рис. 4.4) продовжує працювати у активному режимі у складі вихідного емітерного повторювача, який передає на вихід схеми напругу з колектора VT4 (VT2 на рис. 4.4), яка плавно зменшується за рахунок відкриття цього транзистора при зростанні вхідної напруги U_вх. В точці В відкривається транзистор VT8 (VT6 на рис. 4.4) і вихідна напруга різко зменшується із зростанням U_вх. Зазначимо, що на ділянці передаточної характеристики обмеженої точками В і Г всі транзистори вихідного каскаду знаходяться у відкритому стані, що обумовлює стрибок струму живлення при перемиканні ЛЕ ТТЛШ, про який йшла мова раніше (див. рис. 4.5). В точці Г, в наслідок значного зменшення напруги на базі VT5, повністю закривається складовий транзистор VT5, VT7. На виході схеми встановлюється низький рівень напруги U⁰, якому відповідає відкритий стан транзисторів VT4, VT8 і закритий стан складового транзистора VT5, VT7. Наявність пологої ділянки „АВ” на передаточній характеристиці приводить до помітного зниження завадостійкості логічного елемента відносно рівня логічного нуля U⁰_пер.

Рис. 4.8. Передаточна характеристика логічного елемента ТТЛШ без ланцюга корекції (1) і при наявності такого ланцюга (2)

Увімкнення ланцюга корекції на транзисторі VT6 і резисторі R5 в емітерний ланцюг транзистора VT4 (рис. 4.7) збільшує поріг його відкривання, що забезпечує розширення діапазону U_вх, в якому передаточна характеристика при U_вих = U¹ має коефіцієнт передачі k = dU_вих/dU_вх ≤ 1 (ділянка „АБВ” на рис. 4.8). Як наслідок збільшується завадостійкість логічного елемента відносно рівня логічного нуля (U⁰_пер2 > U⁰_пер1, рис. 4.8). Крім цього завдяки достатньо великому динамічному опору ланцюга корекції, зменшується струм колектора транзистора VT4, що стабілізує зміну його колекторної напруги і тим самим затримує закриття складового транзистора. Підбором параметрів компонентів схеми R3, R4, R5, VT4, VT6 можна забезпечити практично одночасне відкривання транзистора VT8 і закривання складового транзистора VT5, VT7. В схемах базового елемента І-НЕ ТТЛШ звичайно використовують наступні співвідношення для параметрів компонентів: R3 = R4, R4 > R5, h_21ЕVT4 >> 1. Це створює умови, при яких на початку перемикання вихідного стану логічного елемента з U¹ до U⁰ весь емітерний струм транзистора VT4 втікає в базу VT8, що форсує його увімкнення. Після того як VT8 переходить у відкритий стан, відкривається транзистор VT6, увімкнений паралельно емітерному переходу VT8. Це, по-перше, зменшує ступінь насичення транзистора VT8 за рахунок відведення частки його базового струму через відкритий VT6 і резистор R5. По-друге, коли VT8 вимикається, ланцюг з відкритим VT6 і резистором R5 сприяє прискореному видаленню неосновних носіїв заряду накопичених в базі VT8, а отже забезпечує прискорене закриття цього транзистора. Як наслідок підвищується швидкодія логічного елемента. Зазначимо також, що ланцюг на резисторі R5 і транзисторі VT6 забезпечує температурну стабілізацію транзистора VT8 в режимі відсічки.

Звернемо увагу на деякі особливості роботи схеми базового елемента ТТЛШ, (рис. 4.7). Перша особливість полягає в тому, що за рахунок відведення частки базового струму VT7 через резистор R6, складовий транзистор у відкритому стані працює у активному режимі, тобто не переходить у режим насичення. Тому в інтегральних мікросхемах ТТЛШ, наприклад, серії 1533 транзистор VT7 виконують за звичайною технологією створення n-p-n транзисторів без переходу Шотткі. Це спрощує виробництво мікросхем і зменшує процент браку при їх виробництві.

Друга особливість полягає в тому, що p-n-p транзистори вхідного каскаду VT1 і VT2, емітерні переходи яких спільно з резистором R1 використовуються для реалізації логічної функції 2І, увімкнені за схемою емітерного повторювача. Це забезпечує великій вхідний опір R_вx схеми ЛЕ у відкритому стані транзисторів VT1, VT2. Значення вхідного опору дорівнює R_вx = (1 + β)R1 (β – коефіцієнт підсилення базового струму транзистора). Вказана властивість вхідного каскаду схеми на рис. 4.7 спрощує узгодження джерел вхідних сигналів з логічним елементом.

Третя особливість - застосування ізопланарної технології і іонної імплантації домішок при виготовленні транзисторів Шотткі. Це дозволило значно зменшити геометричні розміри транзисторних структур, що обумовило суттєве зменшення їх ємностей і, як наслідок, значно поліпшило динамічні параметри ЛЕ. Так, наприклад, за рахунок вищезазначеної особливості, малопотужні базові логічні елементи ТТЛШ з діодами Шотткі серії 1533 здатні працювати на частотах до 100 МГц, тоді як їх попередники малопотужні базові логічні елементи ТТЛШ з діодами Шотткі серій 533 і К555 працюють на частотах не більше 15 МГц.

Найбільшу швидкодію мають мікросхеми ТТЛШ серій 1531, КР1531 (функціональні аналоги 54F і 74F), створені на основі модернізованої ізопланарної технології Isoplanar II. Ця технологія дозволяє створювати транзистори з дуже високою швидкістю перемикання і малими паразитними ємностями. Як наслідок, частота перемикання ІМС серій 1531, КР1531 досягає 5 ГГц.

Рис. 4.9 Умовне графічне зображення з нумерацією виводів (а) і вигляд корпусу мікросхеми КР1533ЛА3 (б)

Базові логічні елементи ТТЛШ входять до складі серій інтегральних мікросхем. Як приклад на рис. 4.9а показано графічне зображення мікросхеми КР1533ЛА3 (функціональний аналог фірми Texas Instruments SN74ALS00N), яка виконана у керамічному корпусі і містить на кристалі чотири логічних елементи Шеффера 2І-НЕ, що реалізовані за схемою наведеною на рис. 4.7. Вигляд корпусу типу DIP цієї мікросхеми зі сторони маркування показано на рис. 4.9б. Відлік номерів виводів мікросхеми починається зліва від ключа проти часової стрілки. Такий порядок нумерації виводів мають всі мікросхем, виконані у корпусах типу DIP. Зазначимо, що у випадку, коли мікросхема виконана в пластмасовому корпусі, то ключем для відліку номерів її виводів є напівсферичне або циліндричне заглиблення на корпусі, зліва від якого розташований вивід з номером 1.

Інтегральні мікросхеми логічних елементів ТТЛШ випускають різні виробники. Серед них виділимо ІМС швидкодіючих логічних елементів серій 530, КР531, 1530, 1531, КР1531, малопотужних ЛЕ серій 533, К555, 1533, КР1533, а також їх функціональні аналоги фірми Texas Instruments: швидкодіючі серії SN54S, SN74S, SN54AS, 54F, 74F, малопотужні SN54LS, SN74LS, SN54ALS, SN74ALS. В табл. 4.3 для цих серій мікросхем ТТЛШ наведені типові параметри базових логічних елементів І-НЕ.

Таблиця 4.3

Параметри інтегральних мікросхем базових логічних

елементів І-НЕ різних серій ТТЛШ

Параметр	Мікросхеми та їх закордонні функціональні аналоги
Параметр	530, КР 531 (SN54S, SN74S)	533, К555 (SN54LS, SN74LS)	1530 (`SN54AS`)	1533, КР1533 (`SN54ALS,SN74ALS`)	1531, КР1531 (`54F`, 74F)
I⁰_вх (I_IL), мА, не більше	-2	-0,4	-0,5	-0,1	-0,6
I⁰_вих (I_О_L), мА, не більше	20	8	20	8	20
I¹_вх (I_I_Н), мА, не більше	-0,05	-0,02	-0,4	-0,02	-0,02
U⁰_вих (U_OL), В, не більше	0,5	0,4	0,5	0,4	0,8
U¹_вих (U_OH), В, не менше	2,7	2,5	2,0	2,5	2,0
К_роз	10	10	30	20	30
К_об	2, 3, 4, 8	2, 3, 4, 8	2	2, 3, 4, 8	2, 3, 4
t_з^1,0 (t_DHL), нс	5 (С_н=15 пФ)	10	2,5	4	3,8
t_з^0,1 (t_DLH), нс	4,5 (С_н=15 пФ)	10	2,5	4	3,9
P^*_c_с, мВт	19	2	19	1	4
U_пер (M), В	0,5	0,7	0,5	0,8	0,8
f_р, Мгц, не більше	50	15	50	100	5000

В табл. 4.3 (і далі у довідкових таблицях) значення струмів, що витікають із мікросхеми, показані зі знаком „-”, що втікають – з позитивним знаком.

4.3.3. Резистор на вході базового логічного елемента ТТЛШ. Особливістю схемотехніки базових елементів ТТЛШ різних серій є те, що при увімкненні між будь-яким входом ЛЕ і загальною шиною зовнішнього резистора, емітерний перехід БЕТ або діод Шотткі підключений до цього входу відкривається, і між шиною живлення і загальною шиною тече струм, який створює на зовнішньому резисторі падіння напруги, яке ЛЕ сприймає як рівень логічного сигналу. Цю особливість треба враховувати при побудові на основі ІМС ТТЛШ цифрових схем, що використовують у своєму складі окрім ІМС резистори. Вхідний каскад базового елемента ТТЛШ І-НЕ (рис. 4.4) з зовнішнім резистором R_вх показано на рис. 4.10.

Рис. 4.10. Схема вхідного каскаду базового логічного елемента ТТЛШ з зовнішнім резистором R_вх увімкненим між входом і загальною шиною

Підключення входу ЛЕ до загальної шини (землі) через зовнішній резистор створює ланцюг, в якому емітерний перехід VT1 відкривається напругою живлення U_сс. Виникає струм I_вх, що створює падіння напруги на вході логічного елемента U_вх = I_вхR_вх. Струм I_вх розрахуємо у припущенні, що колекторний перехід БЕТ закритий і весь струм резистора R1 тече через відкритий емітерний перехід (рис. 4.10). Струм I_вх, який витікає зі схеми ЛЕ, визначається співвідношенням:

, (4.13)

а падіння напруги, яке створює цей струм на вході ЛЕ, дорівнює

. (4.14)

Напруга U_вх буде діяти на вході ЛЕ як рівень логічного „0” при умові U_вх ≤ U⁰_max. З урахуванням цієї умови і співвідношення (4.14) знайдемо діапазон значень опору R_вх при яких увімкнення зовнішнього резистора між входом логічного елемента ТТЛШ і загальною шиною буде еквівалентним подачі на цей вхід логічного „0”:

. (4.15)

Зазначимо, що у випадку базових елементів ТТЛШ, які у вхідному каскаді використовують діоди Шотткі (рис. 4.6) у (4.13)-(4.15) замість падіння напруги на емітерному переході транзистора Шотткі U_бе » 0,7 В треба підставити пряме падіння напруги на діоді Шотткі U_д.пр.Ш ≈ 0,5 В.

Зокрема, для мікросхем серій 530 та К531, в схемі базового ЛЕ яких опір R1 ~ 2,8 кОм, із (4.15) при U_cc = 5 В і U⁰_max = 0,5 В випливає, що підключення їх входу на землю через резистор R_вх ≤ 369 Ом еквівалентно подачі на цей вхід рівня логічного нуля U⁰. З (4.15) також випливає, що для завдання на вході ЛЕ рівня логічного нуля U⁰ цей вхід треба заземлити (R_вх = 0 Ом).

Розглянемо тепер випадок, коли падіння напруги на резисторі R_вх схема ЛЕ сприймає, як високий рівень U¹, тобто як подачу на вхід елемента логічної „1”. Це має місце при виконанні умови U_вх ³ U¹_min, з урахуванням якої і співвідношення (4.14) можна отримати наступний вираз:

. (4.16)

З (4.16), зокрема, для ЛЕ серій 530 та К531 при U¹_min = 2,7 В випливає, що підключення їх входу до землі через резистор, опір якого задовольняє умові R_вх ³ 4700 Ом еквівалентно подачі на цей вхід логічної „1”. Як окремий висновок з (4.16) випливає, що коли вхід логічного елемента ТТЛШ нікуди не підключений або обірваний (R_вх ® ¥)-на ньому рівень напруги U¹ логічної „1”. Таким чином один зі способів завдання логічної „1” на вході мікросхеми ТТЛШ, полягає в тому, що цей вхід залишають вільним, тобто нікуди його не підключають. Зазначимо, що в цьому випадку збільшується вплив перешкод на роботу ІМС завдяки тому, що вільний вхід мікросхеми працює як антена, що сприймає електромагнітні наведення. Тому при необхідності завдання на якомусь вході мікросхеми ТТЛШ постійного рівня напруги логічної „1”, цей вхід підключають до шини живлення через резистор 1-2 кОм, а у випадку, коли ІМС побудована на базових логічних елементах ТТЛШ з вхідним каскадом на діодах Шотткі, його безпосередньо підключають до шини живлення. Це знижує вплив перешкод на роботу ІМС ТТЛШ.

Таким чином, при використанні в цифрових схемах, побудованих на основі базових логічних елементів ТТЛШ, зовнішніх дискретних резисторів треба враховувати їх вплив на логічний стан тих входів ЛЕ до яких вони підключені. Якщо це не зробити, то схема спроектована коректно з точки зору алгебри логіки на практиці буде працювати некоректно.

Рис. 4.11. Схема на логічних елементах ТТЛШ з зовнішнім резистором R

Як приклад такої некоректності розглянемо схему на рис. 4.11. Вона містить парну кількість інверторів і тому з точки зору алгебри логіки повинна виконувати функцію повторювача, а саме: при U_вх = U¹, U_вих= U¹ і при U_вх = U⁰, U_вих = U⁰. Однак, якщо значення опору R задовольняє умові (4.16), то напруга в точці б схеми U_б = U⁰ + I_RR > U¹_min і елемент DD2 сприймає її як логічну „1”, тобто на виході схеми при U_вх = U¹ діє низькій рівень напруги U_вих = U⁰. Таким чином логіка роботи схеми порушена. Для того, щоб цього не відбулось опір резистора R повинен задовольняти умові (4.15), а точніше умові U_б = U⁰ + I_RR < U⁰_max. При такому значенні опору R, як нескладно переконатися, схема на рис. 4.11 виконує функцію повторювача.

З розглянутого прикладу випливає, що для цифрових мікросхем, побудованих на основі базових логічних елементів ТТЛШ, існує обмеження на величину опору зовнішніх резисторів, які вмикають між входами і виходами ІМС, тобто в ланцюги передачі логічних сигналів U⁰ і U¹. Це обмеження визначає співвідношення (4.15), з якого випливає, що верхня границя припустимого значення опору зовнішнього резистора R_вх = R_max залежить від значення опору резистора R1 в схемі базового елемента ТТЛШ. Значення верхньої границі опору R_max зовнішнього резистора для мікросхем ТТЛШ різних серій наведені у табл. 4.4.

Таким чином, при використанні активних резисторів в цифрових схемах, які будують на основі мікросхем ТТЛШ, значення опору цих резисторів не повинно перевищувати значення R_max, яке наведено у табл. 4.4. Якщо цього не додержуватися, логіка роботи схеми може бути порушена.

Таблиця 4.4

Максимальне значення опору активного резистора R_max в ланцюгах передачі логічних сигналів між мікросхемами ТТЛШ різних серій

Серія мікросхем	530, КР 531	533, К555	1530	1533, КР1533	1531, КР1531
R_max, кОм	0,37	1,1	1,1	4,4	1,6

4.3.4. Логічні елементи ТТЛШ з відкритим колектором. Для практичних цілей іноді необхідно об’єднувати виходи ІМС на транзисторах Шотткі, наприклад, при їх роботі на спільне навантаження або для управління компонентами цифрової схеми, які споживають достатньо великий струм. Мікросхеми ТТЛШ, на виході котрих включені базові ЛЕ реалізовані за стандартними схемами, які були розглянуті вище (рис. 4.4 і рис. 4.7), для такої мети не придатні. Це пов’язано з тим, що при об’єднанні виходів ЛЕ у вихідному ланцюзі виникає значний струм, який може привести до виходу з ладу вихідного каскаду схеми базового логічного елемента ТТЛШ.

Об’єднання виходів двох елементів Шеффера 2І-НЕ показано на рис. 4.12а. На рис. 4.12б показана схема об’єднаного вихідного каскаду для базових ЛЕ ТТЛШ, які реалізовані за схемою, наведеною на рис. 4.4.

Рис. 4.12. Базові логічні елементи ТТЛШ з об’єднаними виходами (а) і схема їх вихідного каскаду (б). Паралельне увімкнення базових логічних елементів ТТЛШ (в)

При наявності на входах логічних елементів з об’єднаними виходами (рис. 4.12а) рівнів напруги логічних сигналів, що приводять до різного стану виходів Y₁ та Y₂ (наприклад x₁ = U¹, x₂ = U¹, x₃ = U¹, x₄ = U⁰), у вихідному каскаді одного з елементів буде відкритим транзистор VT6, а другого – складовий транзистор VT3¢, VT5¢ (рис. 4.12б). Як наслідок шина живлення замкнеться через відкриті транзистори і малий опір R6¢ на загальну шину і в вихідному ланцюзі потече струм короткого замикання I_вих = I_кз = (U_cc-U_ке_VT₆- U_ке_VT₅_¢)/R6¢. Цей струм, величина якого досягає близько 100 мА, є небезпечним для транзисторів вихідного каскаду, тому об’єднання виходів логічних елементів ТТЛШ за схемою показаною на рис. 4.12а є неприпустимим. Проте цілком припустиме об’єднання виходів ЛЕ показане на рис. 4.12в, коли логічні елементи ТТЛШ увімкнені паралельно. В цьому випадку вихідні стани ЛЕ перемикаються синхронно (закриті складові транзистори VT3¢, VT5¢ та VT3, VT5 і відкриті транзистори VT6¢ та VT6 або навпаки) і короткого замикання шини живлення на землю не виникає. Зазначимо, що такий спосіб увімкнення ЛЕ використовують, коли треба підвищити коефіцієнт розгалуження логічного елемента або коли ЛЕ працює на навантаження, яке споживає струм більший за максимально припустимий струм на його виході.

Для забезпечення можливості об’єднання виходів ІМС ТТЛШ подібно об’єднанню показаному на рис. 4.12а розроблені базові ЛЕ ТТЛШ з відкритим колектором (ВК). Схема такого базового елемента 2І-НЕ з серії ІМС 1533 і умовне зображення ЛЕ з відкритим колектором показані на рис. 4.13.

Як можна бачити схема базового ЛЕ з відкритим колектором повністю повторює схему звичайного базового ЛЕ (рис. 4.7) і відрізняється тільки вихідним каскадом, в якому відсутній складовий транзистор (VT5, VT7 на рис. 4.7). Виходом схеми ЛЕ з відкритим колектором є колектор транзистора VT7 (рис. 4.13), який не підключено до джерела живлення (звідси назва „відкритий колектор”). При практичному використанні таких мікросхем між їх виходами і шиною живлення вмикають зовнішнє навантаження: резистор, світлодіод, електромагнітне реле та інші електронні компоненти (на рис. 4.13а підключення таких компонентів показано пунктирною лінією).

Для ідентифікації ІМС з відкритим колектором на принципових схемах поблизу виходу мікросхеми на основному полі її умовного графічного зображення указують знак à, який показує наявність у мікросхеми відкритого виводу, якщо таким виводом є колектор n-p-n транзистора, то цей знак підкреслюють знизу (рис. 4.13б).

Мікросхеми логічних елементів ТТЛШ з відкритим колектором випускають у складі багатьох серій. Зокрема такими мікросхемами є: КР1533ЛА7 (два логічних елемента 4І-НЕ, функціональний аналог SN74ALS22N); КР1533ЛА8 (чотири логічних елемента 2І-НЕ, функціональний аналог SN74ALS01N); 1533ЛЕ11 (чотири логічних елемента 2АБО-НЕ, функціональний аналог SN74ALS33A); КР1533ЛИ4 (три логічних елемента 3І, функціональний аналог SN74ALS15AN); КР531ЛА9 (чотири логічних елемента 2І-НЕ, функціональний аналог SN74S03) та інші.

Рис. 4.13. Схема базового логічного елемента ТТЛШ з відкритим колектором (а) і його умовне зображення (б)

Можливість об’єднувати виходи логічних елементів з відкритим колектором дозволяє реалізувати на їх основі так звану монтажну логіку, яка забезпечує розширення логічних можливостей таких елементів. Для реалізації монтажної логіки виходи ЛЕ з відкритим колектором об’єднують між собою і через зовнішній резистор підключають до шини живлення (рис. 4.14а). В цьому випадку еквівалентна схема об’єднаного вихідного каскаду має вигляд показаний на рис. 4.14б. Як видно вихідні транзистори VT7 базового елемента ТТЛШ з відкритим колектором (рис. 4.13) при реалізації монтажної логіки увімкнені паралельно. Це означає, що коли хоча б один з транзисторів відкритий він підключає вихід F до землі і на ньому встановлюється низькій рівень напруги U⁰. Високий рівень напруги U¹ на виході F буде тільки тоді, коли всі транзистори закриті. Таким чином, на об’єднаному виході F відносно виходів Y₁, Y₂, … Y_n логічних елементів з відкритим колектором реалізується логічна функція І (кон’юнкція), тобто F = Y₁×Y₂×…×Y_n.

Рис. 4.14. Реалізація монтажної логіки на логічних елементах ТТЛШ з відкритим колектором (а), еквівалентна схема вихідного каскаду (б) і умовне графічне зображення логічного елемента одержаного шляхом монтажної логіки (в)

З урахуванням зв’язку між функціями виходів логічних елементів Y₁, Y₂, … Y_n і вхідними логічними змінними x₁, x₂, x₃, x₄, … x₂_n_-1, x₂_n, запишемо

, (4.17)

звідкіля, на підставі закону де Моргана, отримаємо наступний вираз:

. (4.18)

Таким чином завдяки використанню монтажної логіки на основі n логічних елементів 2І-НЕ реалізовано логічний елемент 2І-nАБО-НЕ, умовне графічне зображення якого показано на рис. 4.14в.

Величину опору зовнішнього резистора R при використанні ЛЕ з відкритим колектором у цифрових схемах і при реалізації на їх основі монтажної логіки обирають з урахуванням наступних факторів. По-перше, цей опір повинен обмежувати струм через вихідний транзистор схеми логічного елемента з відкритим колектором на рівні безпечному для цього транзистора. По-друге, величина опору резистора R, яка впливає на навантажувальну здібність ЛЕ, не повинна суттєво зменшувати величину коефіцієнта розгалуження К_роз. По-третє, резистор R впливає на швидкість заряду ємності навантаження ЛЕ з відкритим колектором і, як наслідок, на їх швидкодію. Із зростанням величини опору резистора R зростає постійна часу t = C_нR зарядження ємності навантаження C_н, що зменшує швидкодію.

Умову при якій опір резистора R обмежує на небезпечному рівні струм вихідного транзистора ЛЕ з відкритим колектором можна знайти на підставі довідкового параметра I⁰_вих (I_О_L) (табл. 4.3), який визначає найбільший робочий струм при напрузі U⁰ на виході елемента. Така умова, одержана на підставі еквівалентної схеми на рис. 4.14б і закону Ома для ділянки електричного кола, з урахуванням найгіршого з точки зору перевантаження випадку, коли в схемі на рис. 4.14б викритий тільки один транзистор, має вигляд:

, (4.19)

де U_cc – напруга живлення, U⁰ – номінальне значення напруги логічного нуля на виході мікросхем ТТЛШ (звичайно U⁰ ~ 0,1-0,3 В), I⁰_вих - максимальне значення струму логічного нуля на виході ІМС (табл. 4.3).

Рис. 4.15. Логічний елемент ТТЛШ з відкритим колектором навантажений входами інших логічних елементів

Для визначення впливу опору зовнішнього резистора R на коефіцієнт розгалуження логічних елементів ТТЛШ з відкритим колектором розглянемо схему на рис. 4.15, де показано такий ЛЕ у стані логічного „0” на виході, навантажений n входами інших логічних елементів даної серії. На підставі закону Кірхгофа для вузла струму можна записати умову при виконанні якої вихідний транзистор ЛЕ з відкритим колектором не буде перевантажений струмом:

. (4.20)

З (4.20) випливає обмеження на кількість входів n інших ЛЕ даної серії, які можна підключити до виходу елемента з відкритим колектором:

, (4.21)

а максимальна кількість таких входів, яка власно й визначає коефіцієнт розгалуження логічного елемента ТТЛШ з відкритим колектором K_розВК, відповідає знаку рівності в умови заданої співвідношенням (4.21), тобто

. (4.22)

З (4.22) випливає, що базові логічні елементи ТТЛШ з відкритим колектором мають менші значення коефіцієнта розгалуження ніж звичайні базові ЛЕ цього типу логіки. При зменшенні опору зовнішнього резистора R коефіцієнт розгалуження зменшується і з (4.22), зокрема, випливає, що до виходу ЛЕ з відкритим колектором можливо підключити лише один вхід інших ЛЕ даної серії, коли опір зовнішнього резистора дорівнює

. (4.23)

Таким чином, для забезпечення умови (4.19) і, згідно (4.22), достатньо високого коефіцієнта розгалуження, опір зовнішнього резистора R треба збільшувати. Однак, при його збільшенні росте постійна часу зарядження ємності навантаження ІМС t = C_нR і, як наслідок, зменшується швидкодія. Тому при використанні мікросхем ТТЛШ з відкритим колектором величину опору R обирають, як можна ближче до його нижньої границі, яку визначає права частина співвідношення (4.19), але такою щоб забезпечити потрібний коефіцієнт розгалуження згідно (4.22).

4.3.5. Логічні елементи ТТЛШ з трьома станами виходу. Базовим логічним елементам ТТЛШ, схеми яких наведені на рис. 4.4 і 4.7, притаманні два вихідних стани: стан низького рівня напруги на виході U⁰ (логічного „0”) і стан високого рівня вихідної напруги U¹ (логічної „1”). Керують цими станами ключові елементи вихідного каскаду, реалізовані на складовому транзисторі (транзистори VT3, VT5 (рис. 4.4) і VT5, VT7 (рис. 4.7), далі ключ К1) і на звичайному транзисторі (транзистор VT6 (рис. 4.4) і VT8 (рис. 4.7), далі ключ К2). Стан логічного „0”, як показано на еквівалентній схемі вихідного каскаду ЛЕ (рис. 4.16а), забезпечує замкнутий ключ К2 і розімкнутий ключ К1. В цьому випадку вихід ЛЕ Y відключений від шини живлення і підключений до загальної шини (землі).

Рис. 4.16. Три можливих стани вихідного каскаду схеми логічних елементів: а – стан логічного „0”; б – стан логічної „1”; в – Z- стан або стан високого імпедансу

Стан логічної „1” має місце при замкненому ключі К1 і розімкненому ключі К2, коли вихід Y підключений до шини живлення і відключений від землі (рис. 4.16б). З організації вихідного каскаду схем базових елементів ТТЛШ, випливає можливість ще одного стану виходу Y, коли одночасно закриті всі транзистори вихідного каскаду (ключі К1, К2 розімкнені) і вихід ЛЕ Y відключений від шини живлення і землі (рис. 4.16в). Такий стан виходу логічних елементів називають третім станом або Z-станом, а оскільки вихід ЛЕ має високий опір відносно землі і шини живлення його також називають станом високого імпедансу. Підкреслимо, що особливістю цього стану є дуже високий вихідний опір, коли елемент практично не видає струм в навантаження і не споживає його в вихідному каскаді.

Стан високого імпедансу або Z-стан має важливе значення для організації інтерфейсу „загальна шина”, який широко використовується у комп’ютерній техніці. Інтерфейс „загальна шина” передбачає підключення виходів і входів багатьох пристроїв комп’ютера до одних і тих же ліній магістралі передачі електричних сигналів, по якій ці пристрої обмінюються між собою двійковими кодами, керуючими та синхронізуючими сигналами. Природно при такій організації обміну в будь-який момент часу подавати сигнали зі свого виходу на спільні лінії магістралі може тільки один пристрій, виходи інших пристроїв повинні бути відключеними. Таке відключення забезпечується шляхом переводу виходів пристрою, а точніше виходів тих ЛЕ, на яких побудовано вихідний каскад пристрою, у стан високого імпедансу.

Забезпечення третього стану ЛЕ досягається рядом схемних реалізацій. На рис. 4.17 показано одну з них.

Рис. 4.17. Логічний елемент 2І-НЕ ТТЛШ з трьома станами: а - схема; б – умовне зображення

Порівняно зі схемою базового елемента ТТЛШ на рис. 4.4, схема на рис. 4.17 відрізняється використанням багатоемітерного транзистора з трьома емітерами і ланцюгом на транзисторі VT7 та діоді VD4 для керування станом елемента за допомогою сигналу на вході EZ. Діоди VD3, VD1, VD2 призначені для захисту вхідних ланцюгів схеми від негативної перенапруги.

Якщо на вході EZ, для його позначення використовують також EO (Output Enable), рівень напруги U⁰, транзистор VT7 закритий, відповідно закриті діод VD4 і емітерний перехід БЕТ, до якого підключений колектор VT7. Тому ці компоненти не впливають на роботу схеми і вона, як було описано в підрозділі 4.3.2, виконує відносно вхідних змінних x₁ x₂ функцію Шеффера . При EZ = U¹ відкриваються VT7 і VD4, тому відповідний емітер VT1, колектор VT2 і база VT3 підключаються через них до землі. Емітерний перехід БЕТ, з’єднаний з колектором VT7, відкривається. На колекторі VT2 і базі VT3 встановлюється напруга U_ке_VT₇ + U_д.пр.Ш » 0,6 В, а на базі VT1 – напруга U_ке_VT₇ + U_бе_VT₁ » 0,8 В. При цих напругах колекторний перехід БЕТ і всі транзистори парафазного та вихідного каскаду, тобто VT2, VT3, VT4, VT5, VT6 знаходяться у закритому стані. Реалізується стан високого імпедансу, тобто вихід Y відключений закритими транзисторами від шини живлення (U_сс) і загальної шини (землі).

Таблиця 4.5 Таблиця справжності базового логічного елемента 2І-НЕ з трьома вихідними станами

x₁	x₂	EZ	Y
0 (U⁰)	0 (U⁰)	0 (U⁰)	1 (U¹)
0 (U⁰)	1 (U¹)	0 (U⁰)	1 (U¹)
1 (U¹)	0 (U⁰)	0 (U⁰)	1 (U¹)
1 (U¹)	1 (U¹)	0 (U⁰)	0 (U⁰)
´	´	1 (U¹)	Z

З урахуванням викладеного вище, можна побудувати таблицю справжності ЛЕ, схема якого наведена на рис. 4.17 (табл. 4.5). Символ ´ в таблиці означає, що вхідні логічні змінні x₁, x₂ можуть мати будь-яке значення, а символ Z позначає стан високого імпедансу. Для ідентифікації виходів елементів і вузлів з трьома станами, на умовних графічних зображеннях використовують знак (рис. 4.17б).

Для елементів з трьома вихідними станами введені додаткові динамічні параметри, які визначають затримку їх переходу від станів логічних нуля і одиниці до Z- стану:

t_LZ, t_HZ – тривалість затримки при перемиканні з низького і високого рівнів вихідної напруги в Z- стан відповідно;

t_ZL, t_ZH – тривалість затримки при переході з Z- стану у стан низького і високого рівнів вихідної напруги відповідно.

Логічні елементи з трьома вихідними станами входять до складу схем цифрових вузлів, наприклад, регістрів, мультиплексорів, а також випускаються як самостійні вироби у складі деяких серій інтегральних мікросхем. Як приклад наведемо такі мікросхеми: К531ЛА19 (SN74S134) - логічний елемент 12І-НЕ; 1533ЛН7 (SN54ALS368), КР1531ЛН7 (74F368) – шість логічних елементів НЕ; КР1533ЛП8 (SN74ALS125N) – чотири буферних елемента; 1531ЛП10 (54F365) – шість драйверів інверторів. В дужках вказані функціональні аналоги цих мікросхем, які виробляються фірмою Texas Instruments. Параметри деяких з вище перерахованих ІМС наведені у табл. 4.6.

Таблиця 4.6

Параметри інтегральних мікросхем логічних елементів ТТЛШ з трьома вихідними станами

Параметр	КР531ЛА19	1533ЛН7	КР1531ЛН7
Відхилення напруги живлення від номінальної U_cc = 5 В, %	5	10	10
Вхідний струм логічного нуля, I⁰_вх (I_IL), мА, не більше	-2	-0,1	-0,04
Вихідний струм логічного нуля, I⁰_вих (I_OL), мА, не більше	20	12	64
Вихідна напруга логічної „1”, U¹_вих (U_OH), В, не менше	2,7	2,4	2,7
Вихідна напруга логічної „1”, типова U¹, В	3,4	3,2	3,4
Вихідна напруга логічного „0”, U⁰_вих (U_OL), В, не більше	0,5	0,4	0,5
Вихідна напруга логічного „0”, типова U⁰, В	-	0,25	0,35
Струм, який споживає мікросхема, мА	25	11	65
t_з^1,0 (t_DHL), нс	5 – 7,5	5	7
t_з^0,1 (t_DLH), нс	4 – 6	5	7
Час затримки поширення: t_LZ t_HZ t_ZL t_ZH	9 – 14 5,5 – 8,5 14 – 21 13 – 19,5	6 6 17 10	17 9 11 14

Загальні для мікросхем даних серій параметри, а саме: К_роз, U_пер (M), f_р наведені у табл. 4.3.

Дата добавления: 2018-04-05; просмотров: 898; Мы поможем в написании вашей работы!

Поделиться с друзьями:

⇐ Предыдущая 4 5 6 7 8910 11 12 13 Следующая ⇒

Мы поможем в написании ваших работ!