СХЕМА БЛОКА ВВОДА-ВЫВОДА ПЛИС ТИПА CPLD
Блоки ввода-вывода соединяют внешние контакты микросхемы с ее внутренними цепями. Примером такого блока может служить БВВ CPLD типа ХС9500 фирмы Xilinх на рисунке .
Основой БВВ служат два буфера — входной (1) и выходной (2). Чтобы обеспечить постоянство уровней напряжения, поступающих на входной буфер, и их независимость от амплитуды входных сигналов, в схеме вырабатывается внутреннее напряжение питания VCCINT и вводится цепь из двух фиксирующих диодов.
Схема программируемой общей точки ПрОТ позволяет пользователю при необходимости получать дополнительный "заземленный" вывод. Дополнительные выводы для системы "заземления" повышают ее качество и тем самым снижают уровень помех в микросхеме.
Схема программирования подключаемого резистора ПрР введена для исключения плавающих потенциалов на контактах ввода, когда они не используются в рабочем режиме. В этом случае контакту задается высокий потенциал от цепи VCCINT – R.
Выходной буфер 2 получает сигналы разрешения работы ОЕ и управления крутизной фронта выходного напряжения SRC (Slew Rate Control). Сигнал ОЕ с помощью программируемого мультиплексора MUX3 вырабатывается в нескольких вариантах: от терма РТОЕ, получаемого от макроячейки, от любого из глобальных сигналов управления третьим состоянием (GOE1, GOE2), от констан1ты 1 и от константы 0
Выходные буферы конфигурируются для работы с напряжениями питания 5 или 3,3 В при подключении внешнего источника питания с тем или иным уровнем напряжения.
|
|
|
ПРОГРАММИРУЕМЫЕ ПОЛЬЗОВАТЕЛЕМ ВЕНТИЛЬНЫЕ МАТРИЦЫ – ПЛИС ТИПА FPGA
В наиболее типичном варианте FPGА представляет собою микросхему высокого уровня интеграции, содержащую во внутренней области матрицу функциональных блоков и систему их межсоединений, размещенную между строками и столбцами матрицы, а в периферийной облас ти — блоки ввода/вывода. Кроме этого варианта существуют FРGА, в которых функциональные блоки расположены по строкам (строковые FРGА), однако рассматривать эти варианты отдельно нет оснований, поскольку существенные черты FPGA остаются одинаковыми для обоих вариантов.
Все части FРGА (функциональные блоки ФБ, система межсоединений и блоки ввода/вывода БВВ) являются конфигурируемыми или реконфигурируемыми, причем (в отличие от БМК) средствами самих пользователей.
Перечисленные части — основа FРGА. Кроме них современные варианты FРGА, как правило, оснащены дополнительными средствами для автоподстройки задержек в системе тактирования (РLL, Phase Locked Loор или DLL, Dе1ау Locked Lоор), средствами поддержки интерфейса JTАG и др. При конфигурировании F Р G А функциональные блоки настраиваются на выполнение необходимых операций преобразования данных, а система межсоединений — на требуемые связи между функциональными блоками. В результате во внутренней области FРGА реализуется схема нужной конфигурации. Расположенные по краям кристалла блоки ввода/вывода обеспечи вают интерфейс F Р G А с внешней средой. Блоки ввода/вывода современных FРGА можно программировать на выполнение требований множества стандартов передачи данных (до 20). Состав типичного функционального блока ФБ, в который входят функциональный преобразователь ФП, реализованный в виде программируемого запоминающего устройства (LUT, Lоок-Uр Таblе), триггер (регистр) и мультиплексоры, играющие роль средств конфигурирования ФБ. В схемах FPGA с однократным программированием перемычек находят применение ФП в виде простых логических вентилей (SLС, Simple Logic Сell) и логических модулей на основе мультиплексоров.
|
|
|
Дата добавления: 2020-04-08; просмотров: 235; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!