ФУНКЦИОНАЛЬНЫЙ БЛОК ПЛИС ТИПА FPGA
В наиболее типичном варианте FPGА представляет собою микросхему высокого уровня интеграции, содержащую во внутренней области матрицу функциональных блоков и систему их межсоединений, размещенную между строками и столбцами матрицы, а в периферийной области — блоки ввода/вывода.
На рис. б укрупненно показан состав типичного функционального блока ФБ, в который входят функциональный преобразователь ФП, реализованный в виде программируемого запоминающего устройства (LUT, Lоок-Uр Таblе), триггер (регистр) RG и мультиплексоры MUXs, играющие роль средств конфигурирования ФБ. LUT — наиболее распространенная разновидность ФП в FPGA со статической памятью конфигурации. В схемах FPGA с однократным программированием перемычек находят применение ФП в виде простых логических вентилей (SLС, Simple Logic Сell) и логических модулей на основе мультиплексоров.
Табличный ФП типа LUT представляет собою запоминающее устройство, хранящее значения искомых функций, считываемые по адресу-аргументу. Запоминающее устройство с организацией 2т хп имеет т адресных входов и п выходных линий. В таком запоминающем устройстве можно хранить таблицу для считывания п функций от т переменных. Время вычисления результата не зависит от воспроизводимой функции и равно времени считывания слова из памяти.
Второй тип ФБ — схема, основой которой служат программируемые мультиплексоры. В этих ФБ выходная величина описывается некоторой порождающей функцией, соответствующей использованию всех входов схемы как информационных. При программировании на некоторые входы задаются константы 0 и 1, разные сочетания которых порождают целый спектр возможностей воспроизведения логических функций.
|
|
|
Третий тип ФБ — "мелкозернистые" блоки, составленные из транзисторных пар, выделяемых из цепочек транзисторов с n- и р-каналами. Из таких пар собираются логические элементы.
Типичную структуру ФБ FPGA с триггерной памятью конфигурации микросхемы семейства Spartan фирмы Хilinх, популярным представителем которой является семейство ХС4000.
В функциональных блоках этих микросхем логические преобразования выполняются тремя LUT-блоками (функциональными преобразователями ФП) G, F и Н. Преобразователи G, F— программируемые запоминающие устройства (ЗУ), способные воспроизводить любые функции четырех переменных, значения которых могут быть переданы на выходы Y и X через мультиплексоры 4 и 6 при соответствующем их программировании (через линии верхних входов мультиплексоров). Через верхний вход мультиплексора 1 и нижний вход мультиплексора 2 функции G и F могут быть поданы на ФП-Н (ЗУ с организацией 8x1) для образования "функции от функций" с целью получения результирующей функции, зависящей от более чем четырех аргументов. К третьему входу ФП-Н подключен входной сигнал H1. Аргументами для ФП-Н, поступающими от мультиплексоров 1 и 2, в зависимости от их программирования может быть не только набор G, F, H1, но также наборы G, H1, DIN; SR, H1, DIN; SR, H1, F. Линии DIN и SR используются либо для передачи в триггер непосредственно входных данных и сигнала установки/сброса ( Set / Reset ), либо как входы ФП-Н.
|
|
|
Перечисленные ресурсы логической части ФБ позволяют воспроизводить:
- любую функцию с числом аргументов до 4 включительно плюс вторую такую же функцию плюс любую функцию с числом аргументов до трех; - любую функцию 5 аргументов (одну);
- любую функцию 4 аргументов и одновременно некоторые функции 6 аргументов, некоторые функции с числом аргументов до 9.
Сигналы H1, DIN, SR, ЕС являются для ФБ входными, они подаются на его внутренние схемы через группу из четырех мультиплексоров MUX "4—1" (на рис. не показаны), к которым подключены 4 линии внешней шины управления С1...С4. Это позволяет распределять сигналы H1, DIN, SR и ЕС по линиям С1...С4 в любом желаемом варианте. Мультиплексоры 3...6 направляют те или иные сигналы данных управления на триггеры 1 и 2. Триггеры могут использоваться для фиксации и хранения выходных сигналов функциональных преобразователей или же работать независимо от них. Входной сигнал ФБ DIN может быть прямым входом для любого триггера. Сигнал H 1 тоже можно передавать любому триггеру, но через ФП Н, что вносит в цепь его передачи некоторую задержку. Оба триггера имеют общие входы СК тактирования от сигнала К, разрешения тактирования ЕС и установки/сброса SR. Внутренние программируемые цепи в схеме триггера (на рис. не показаны) позволяют индивидуально программировать полярность тактирующего сигнала СК. Сигнал ЕС синхронизирован с сигналом СК, сигнал SR асинхронный и для каждого триггера
|
|
|
программируется как сигнал установки или сброса. Этот сигнал определяет состояние, в котором окажется триггер после процесса конфигурации микросхемы. Конфигурация определяет и характер воздействия на триггеры импульсов GSR (Global SR) и SR при работе схемы.
0000 – gfedcba
0111111 – 0x3F
0001 - 11 – 0x03
0010 – 1011011 – 0x5D
Дата добавления: 2020-04-08; просмотров: 282; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!