Комбінаційні арифметичні вузли 10 страница

Рис. 7.85. Схема десяткового лічильника з паралельним перенесенням

В цій схемі для організації паралельного перенесення використовуються логічні елементи 3І DD5 – DD7, через які лічильний сигнал (перепад напруги ) зі входу С подається одночасно на інформаційні входи Т тригерів DD2 – DD4 з урахуванням стану тригерів попередніх молодших розрядів. Для виключення „верхніх” станів лічильника, починаючи зі стану 1010, використовується схема на логічних елементах DD8, DD9 і зворотний зв’язок через логічний елемент DD5 інверсного виходу тригера старшого розряду DD4 з Т-входом тригера DD2.

Лічильник починає роботу зі стану Q₈Q₄Q₂Q₁ = 0000 і формує в кожному такті послідовність станів аж до крайнього стану десяткового лічильника Q₈Q₄Q₂Q₁ = 1001. В цьому стані з інверсного виходу DD4 на логічний елемент 3І DD5 надходить логічний нуль, який блокує передачу лічильного сигналу на Т-вхід тригера DD2, а логічний нуль з виходу Q₂ блокує передачу лічильного сигналу на тригер DD3 через елемент DD6. Одночасно логічні одиниці з прямих виходів тригерів DD1, DD4, що надходять на елемент 3І DD7 (одиниця з Q₈ передається через елемент 2АБО DD9), дозволяють передачу лічильного сигналу на тригер старшого розряду DD4, а на тригер молодшого розряду DD1 цей сигнал надходить безпосередньо зі входу С. Тому у подальшому такті перемикаються у протилежний стан лише тригери DD1, DD4 і лічильник повертається до початкового стану Q₈Q₄Q₂Q₁ = 0000. Зазначимо, що на відміну від десяткового лічильника (рис. 7.84а), де стан Q₈Q₄Q₂Q₁ = 1010 існує на протязі короткого проміжку часу, який визначається співвідношенням (7.67), лічильник, реалізований за схемою на рис. 7.85, безпосередньо переходить від стану 1001 до початкового стану 0000 минувши стан 1010. Час такого переходу також визначає співвідношення (7.67).

Десяткові лічильники знайшли широке розповсюдження в пристроях цифрової електроніки, які для подання інформації використовують двійково кодовану десяткову систему числення. Такі лічильники входять до складу багатьох серій інтегральних мікросхем. Зокрема за схемою, подібною тій, що наведена на рис. 7.84, реалізовано інтегральний десятковий лічильник CD4518BMS. Як приклад десяткових лічильників наведемо мікросхеми ТТЛШ: КР1533ИЕ2 (SN74ALS90N); КР1533ИЕ6 (SN74ALS192N); КР1533ИЕ11 (SN74ALS162); КР1533ИЕ9 (SN74ALS160N); КР1531ИЕ6 (74F192PC) та мікросхеми КМОПТЛ: КР1564ИЕ6 (MM74HC192); КР1594ИЕ6 (74ACT192N); КР1554ИЕ16 (74AC168).

Лічильники з програмованим коефіцієнтом лічби, тобто таким, який може змінюватися за допомогою двійкового коду, будують на основі реверсивних лічильників, які мають входи для паралельного завантаження слова. Схема увімкнення такого лічильника для реалізації чотирьохрозрядного лічильника з програмованим коефіцієнтом лічби показана на рис. 7.86.

Рис. 7.86. Схема увімкнення лічильника з паралельним введенням для реалізації програмованого коефіцієнта лічби

Двійковий код (число) N, за допомогою якого програмується коефіцієнт лічби подається на входи паралельного вводу D₁, D₂, D₄, D₈, а вхід завантаження L з’єднується зі виходом перенесення P. На цьому виході в стані переповнення лічильника формується сигнал низького рівня напруги U⁰ (P = 0) в паузі між тактовими імпульсами (рис. 7.82). Тому кожний раз, коли лічильник досягає стану переповнення, низьким рівнем U⁰ в нього завантажується двійкове слово N, з якого починатися цикл роботи лічильника, як для прямої, так і для зворотної лічби. Таким чином, значення двійкового числа N визначає початковий стан лічильника.

В тому випадку, коли D/ = 0 лічильник (рис. 7.86) працює як підсумовуючий. Оскільки, його початковому стану відповідає двійкове число N, то з загальної кількості станів 2ⁿ n-розрядного двійкового підсумовуючого лічильника буде виключено N „нижніх” станів, включаючи нульовий стан 000...00. Тому лічильник, побудований описаним вище способом, буде мати коефіцієнт лічби

К_лч = 2ⁿ - N. (7.68)

З одержаного співвідношення видно, що змінючи код N на входах паралельного вводу лічильника можна змінювати коефіцієнт лічби в межах 1 ≤ К_лч ≤ 2ⁿ.

В тому випадку, коли D/ = 1 лічильник (рис. 7.86) працює як віднімальний. Оскільки він починає зворотну лічбу зі стану, який визначається двійковим кодом N, то за один цикл своєї роботи, з урахуванням стану переповнення 00...00, він приймає N + 1 стан, тобто коефіцієнт лічби програмованого віднімального лічильника визначається співвідношенням:

К_лч = N + 1. (7.69)

Лічильники з програмованим коефіцієнтом лічби використовують як програмовані дільники частоти. Вихідний сигнал у таких дільниках знімають з виходу переповнення 15/0. Для схеми увімкнення лічильників з паралельним введенням, яка показана на рис. 7.86, тривалість сигналу переповнення дорівнює періоду вхідного тактового сигналу (див. рис. 7.82), а частота у К_лч разів менша за частоту вхідного сигналу. Змінюючи значення коду N на входах паралельного введення лічильника можна цілеспрямовано змінювати частоту сигналу на виході дільника частоти, не змінюючи тривалість вихідного імпульсу високого рівня напруги U¹.

Контрольні запитання

1. Дайте визначення функціонального вузла комп’ютерної схемотехніки. Які типи функціональних вузлів використовують у комп’ютерній техніці ?

2. Дайте визначення дешифратора, що таке повний та неповний дешифратор, для якої мети дешифратори використовують в комп’ютерній техніці ? Запишіть таблицю справжності і логічне рівняння повного дешифратора з конфігурацією 3´8, нарисуйте його схему в булевому базисі.

3. Поясніть принципи, що лежать в основі нарощування розрядності дешифраторів пірамідальним способом. На базі дешифраторів з конфігурацією 3´8 побудуйте пірамідальним способом схему повного дешифратора 6´64.

4. Поясніть принципи нарощування розрядності дешифраторів матричним способом. Які переваги такого способу порівняно з пірамідальним способом нарощування ?

5. Дайте визначення шифратора, що таке повний та неповний шифратори, для якої мети використовують шифратори в комп’ютерній техніці ? Для шифратора з конфігурацією 8´3 запишіть таблицю справжності, визначте рівняння функцій його виходів і нарисуйте логічну схему.

6. Дайте визначення пріоритетного шифратора і розгляньте принципи його побудови.

7. Дайте визначення мультиплексора. Де та для якої мети такі вузли використовують в комп’ютерній техніці ? Запищіть комутаційну таблицю і логічне рівняння мультиплексора з конфігурацією 8®1, нарисуйте його схему в булевому базисі. Які особливості схемотехніки цифро-аналогових мультиплексорів КМОНТЛ ?

8. Пірамідальним способом нарощування розрядності побудуйте мультиплексор з конфігурацією 16®1 на основі мультиплексорів з конфігурацією 2®1.

9. На мультиплексорі 8®1 реалізуйте булеву функцію Y(X₄,X_3,X₂,X₁) задану таблицею справжності:

X₁	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
X₂	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
X₃	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
X₄	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
Y	1	1	1	1	0	1	0	0	0	1	1	1	0	0	1	0

10. Дайте визначення демультиплексора. Запишіть таблицю справжності демультиплексора 1®8. Чому, як демультиплексори можна використовувати дешифратори зі стробуючим входом ? Як ще називають такі дешифратори ?

11. Нарисуйте схему перетворювача двійкових чисел, представлених у восьмибітовому знаковому форматі з фіксованою крапкою, з прямого коду у обернений код.

12. Нарисуйте схему перетворювача двійкових чисел, представлених у восьмибітовому знаковому форматі з фіксованою крапкою, з прямого коду у доповняльний код.

13. Дайте визначення арифметичного вузла. В якому пристрої комп’ютера використовують такі вузли ? На базі якого арифметичного вузла реалізують всі операції двійкової арифметики ?

14. За якими ознаками класифікують суматори багаторозрядних двійкових чисел ?

15. Запишіть таблицю справжності напівсуматора і синтезуйте його логічну схему.

16. Запишіть таблицю справжності повного суматора і синтезуйте його логічну схему.

17. Нарисуйте умовне графічне зображення і схему 4-х розрядного паралельного суматора з послідовним перенесенням, реалізованого на повних суматорах.

18. Нарисуйте структуру n-розрядного суматора з паралельним перенесенням. Дайте визначення функцій генерації g_i та прозорості h_i, запишіть аналітичні вирази для них і систему логічних рівнянь, що описують перенесення P_i в різних розрядах суматора. Побудуйте схему 3-х розрядного суматора з паралельним перенесенням.

19. На основі 4-х розрядних двійкових суматорів побудуйте схему однорозрядного десяткового суматора.

20. Нарисуйте схеми увімкнення двійкових суматорів для реалізації операції віднімання чисел, коли від’ємник представлений у оберненому і доповняльному коді.

21. Синтезуйте схему помножувача однорозрядних двійкових чисел А і В. Побудуйте схему матричного помножувача чисел A = A₂A₁ і B = B₃B₂B₁. Визначте для нього час виконання операції множення t_M, якщо час поширення сигналу кон’юнктора t_{зп кон} = 10 нс, а час виконання операції додавання суматора t_S = 30 нс.

22. Синтезуйте схему порівняння однорозрядних двійкових чисел „на рівність” і „на більше”. Побудуйте схему компаратора 3-х розрядних двійкових чисел A = A₃A₂A₁ і B = B₃B₂B₁, представлених в беззнаковому форматі з фіксованою крапкою.

23. На двійкових суматорах побудуйте схему порівняння чисел A = A₃A₂A₁ і B = B₃B₂B₁, представлених в беззнаковому форматі з фіксованою крапкою, „на рівність і менше” (F_A_≤_B) та „на більше” (F_A_>_B).

24. Дайте визначення регістра. Де регістри використовують в комп’ютерній техніці ? За якими ознаками класифікують регістри ?

25. Нарисуйте схему 3-х розрядного паралельного регістра на JKRS-тригерах. Які мікрооперації над двійковими словами виконують паралельні регістри ? З якою метою в них забезпечують третій стан виходів ?

26. Які мікрооперації виконують регістри зсуву над двійковими словами і за якими ознаками їх класифікують ? Нарисуйте схему 3-х розрядного регістра з послідовним уводом та зсувом вліво і його умовне зображення. Побудуйте часові діаграми, що пояснюють роботу такого регістра і поясніть яким чином він перетворює послідовний код двійкового слова в паралельний.

27. Нарисуйте схему 3-х розрядного регістра зсуву з паралельно-послідовним вводом і послідовним виводом слова. Які перетворення коду двійкового слова може здійснювати такий регістр ?

28. Яким чином організована схема реверсивних регістрів зсуву ? Які регістри називають універсальними ?

29. Дайте визначення лічильника. Які мікрооперації може виконувати лічильник над двійковими словами ? Що називають станом лічильника і які параметри мають лічильники ? В яких режимах може працювати лічильник ? За якими ознаками і як класифікують лічильники ?

30. Що таке кільцевий лічильник ? Запишіть вираз для коефіцієнта лічби кільцевого лічильника. Нарисуйте схему восьмирозрядного кільцевого лічильника з корекцією стану. Поясніть принцип роботи такого лічильника.

31. Який коефіцієнт лічби має лічильник Джонсона ? Наведіть функціональну таблицю лічильника Джонсона, побудованого на 4-х тригерах і поясніть його роботу.

32. Що таке двійковий лічильник ? На яких цифрових вузлах будують двійкові лічильники і який вони мають коефіцієнт лічби?

33. Яким чином потрібно увімкнути Т-тригери з прямим і зворотним динамічним керуванням для одержання підсумовуючого та віднімального двійкових лічильників ?

34. Побудуйте часові діаграми для підсумовуючого та віднімального 4-х розрядних двійкових лічильників. Як визначається час установлення коду t_ук і максимальна частота лічби f_max двійкового лічильника з послідовним перенесенням. Які позитивні якості та недоліки притаманні лічильникам з послідовним перенесенням ?

35. Нарисуйте схему реверсивного двійкового лічильника з послідовним перенесенням. Поясніть принцип її роботи.

36. Поясніть принципи побудови двійкових лічильників з паралельним перенесенням. Нарисуйте схему 4-х розрядного підсумовуючого лічильника з паралельним перенесенням на Т-тригерах і логічних елементах І-НЕ. Визначте час установлення коду t_ук і максимальну частоту лічби f_max такого лічильника, якщо затримка перемикання Т-тригера t_з.пер = 30 нс, а затримка поширення сигналу кон’юнктора (диз’юнктора) t_зп = 10 нс. Назвіть позитивні якості і недоліки лічильників з паралельним перенесенням.

37. Як організована схема двійкових лічильниках з крізним перенесення ? За рахунок чого в таких лічильниках забезпечується більш висока швидкодія ніж в лічильниках з послідовним перенесенням ?

38. Нарисуйте структуру двійкового лічильники з груповим перенесенням. Визначте t_ук для n-розрядного лічильника з груповим перенесенням, який містить L груп, коли в групах перенесення послідовне, паралельне і крізне.

39. На прикладі схеми одного розряду розгляньте роботу двійкового лічильника з паралельним введенням двійкового слова. Нарисуйте часові діаграми сигналів на входах і виходах реверсивних лічильників з паралельним вводом. Яким чином можна нарощувати розрядність таких лічильників ?

40. Які лічильники називають лічильниками з довільним коефіцієнтом лічби К_лч ? Сформулюйте загальні принципи побудови таких лічильників. На базі 4-х розрядних двійкових лічильників з послідовним перенесенням побудуйте схему підсумовуючого лічильника з К_лч = 60.

41. Нарисуйте схему увімкнення двійкового реверсивного лічильника з паралельним вводом для реалізації програмованого дільника частоти. Як визначається К_лч для лічильників з програмованим коефіцієнтом лічби ?

Розділ 8.НАПІВПРОВІДНИКОВІ ЗАПАМ’ЯТОВУЮЧІ ПРИСТРОЇ КОМП’ЮТЕРА

ТА ЇХ ЕЛЕМЕНТИ

Дата добавления: 2018-04-05; просмотров: 532; Мы поможем в написании вашей работы!

Поделиться с друзьями:

⇐ Предыдущая 25 26 27 28 293031 32 33 34 Следующая ⇒

Мы поможем в написании ваших работ!