Структури адресних запам’ятовуючих пристроїв
8.3.1. Загальні положення. Основою будь-якого напівпровідникового ЗП комп’ютера є запам’ятовуючі елементи (ЗЕ). Кожен такий ЗЕ являє собою електронну схему (або компонент), яка з використанням тих чи інших фізичних принципів здатна приймати, зберігати і видавати один біт інформації. Не конкретизуючи на даному етапі розгляду вид електронної схеми запам’ятовуючого елемента ЗП, будемо зображати його у вигляді квадрата, який має декілька входів (їх будемо зображати стрілками, спрямованими до контуру квадрата) і виходів (стрілки спрямовані від контуру квадрата).
ЗЕ повинен мати входи, на яких рівні напруги логічних сигналів забезпечують вибірку запам’ятовуючого елемента із багатьох, що входять до складу НЗП, тобто логічні сигнали на цих входах забезпечують доступ до елемента при виконанні операцій запису або зчитування біту інформації, чи забороняють такий доступ. Ці входи ЗЕ називають входами вибірки. Запам’ятовуючі елементи, що мають два входи вибірки (Вx, Вy), називають ЗЕ з двохкоординатною вибіркою, при наявності одного входу вибірки (Вx) – ЗЕ з однокоординатною вибіркою. Окрім входів вибірки схема ЗЕ повинна мати вхід (входи) для запису біта інформації (ВЗп) і вихід для його зчитування (ВиЗч). Умовне зображення ЗЕ різних типів показано на рис. 8.2 а і б.
| 
| 
| ||
| а | б | в | ||
| Рис. 8.2. Умовне зображення запам’ятовуючих елементів з двохкоординатною (а) та однокоординатною (б) вибіркою
і запам’ятовуючого елемента, що має поєднані вхід і вихід для запису і зчитування інформації (в)
| ||||
Існують схеми напівпровідникових запам’ятовуючих елементів, які дозволяють поєднання входу і виходу, що призначені для запису і зчитування біта інформації. Умовне зображення такого елемента показано на рис. 8.2 в.
За один цикл звернення до пристрою пам’яті відбувається зчитування або записування двійкового слова, кількість розрядів якого визначається шириною вибірки ЗП n. Сукупність ЗЕ, що зберігають біти двійкового слова утворює комірку пам’яті (КП). Входи вибірки таких запам’ятовуючих елементів об’єднані між собою. Це дає можливість за допомогою відповідного рівня логічного сигналу, що надходить з виходу дешифратора, забезпечити одночасний доступ до всіх ЗЕ комірки пам’яті для виконання операції записування або зчитування n-розрядного двійкового слова xn-1xn-2…xi…x1x0.
Умовне зображення комірки пам’яті запам’ятовуючого пристрою з однокоординатною вибіркою показано на рис. 8.3. В адресних ЗП кожна КП має двійковий номер j, значення якого лежить в діапазоні 0 ≤ j ≤ 2k-1. Цей номер задається k-розрядним двійковим числом Ak-1Ak-2…Ai…A1A0, який називається адресою комірки пам’яті. Лінію передачі електричних сигналів у структурній схемі запам’ятовуючого пристрою, до якої підключені входи вибірки ЗЕ, що належать до однієї комірки пам’яті, будемо називати лінією адресної вибірки або лінією адреси (ЛА). Сукупність ліній, з яких зчитується двійкове слово xn-1xn-2…xi…x1x0, що зберігає комірка пам’яті, будемо називати лініями зчитування (ЛЗч), а сукупність ліній, з яких це слово записується в КП, лініями записування (ЛЗп).
|
|
|
|
| Рис. 8.3. Умовне зображення комірки пам’яті НЗП з однокоординатною вибіркою |
Сукупність ЗЕ, що входять до складу напівпровідникового пристрою пам’яті, утворює запам’ятовуючий масив (ЗМ), структура якого в значній мірі залежить від кількості входів і виходів електронної схеми ЗЕ. У зв’язку з цим існують різні структури НЗП. Найбільш поширене розповсюдження знайшли структури типу 2D, 3D і 2DM.
8.3.2. Запам’ятовуючі пристрої зі структурою 2D. Запам’ятовуючий масив таких ЗП є двомірною матрицею. В її рядках розташовані ЗЕ, що належать до однієї комірки пам’яті, яка у загальному випадку має розрядність n. Розташовані в стовпцях матриці ЗЕ належать до різних комірок пам’яті але відповідають однойменним розрядам двійкового слова. Ці запам’ятовуючи елементи зв’язані між собою загальними лініями записування або зчитування інформації. Отже при k-розрядній адресі інформаційна ємність ЗП складає E = 2k ´ n біт. ЗП типу 2D будують на ЗЕ з однокоординатною вибіркою (рис. 8.2б). Структура запам’ятовуючого масиву таких ЗП показана на рис. 8.4.
|
|
|
До складу ЗП входить дешифратор адресного коду DCx. При наявності на вході CS сигналу низького рівня U0 (CS = 0) дешифратор перетворює k-розрядний двійковий код адреси A в 2k розрядний унітарний код, єдина одиниця якого активізує одну з 2k ліній адресної вибірки. Це дозволяє одночасний доступ до всіх ЗЕ в рядку матриці, що утворюють n-розрядну комірку пам’яті. В цій комірці зберігається слово за адресою, що надійшла на входи дешифратора. Сигнал високо рівня U1 (CS = 1) забороняє роботу дешифратора. На всіх його 2k виходах сигнали низького рівня напруги U0, тому ні одна з комірок пам’яті не вибрана і ЗП перебуває у стані зберігання інформації.
|
| Рис. 8.4. Структура запам’ятовуючого масиву типу 2D |
Важливою складовою ОЗП (рис. 8.4) є підсилювачі запису і зчитування. Функціональне призначення підсилювача запису полягає в тому, щоб при сигналі низького рівня на вході R/W (R/W = 0) перетворити логічні рівні сигналів кожного біту слова даних на входах DI в сигнали керування запам’ятовуючими елементами, підключеними через лінії запису до відповідних виходів підсилювача. Ці сигнали установлюють всі ЗЕ комірки пам’яті, що, вибрана згідно адреси А, у стан, який відповідає слову, що записується до ЗП. При R/W = 1 робота підсилювача запису блокована і дозволена робота підсилювача зчитування. Він згідно сигналам, що надійшли по лініям зчитування з ЗЕ обраної комірки пам’яті формує на виходах DO пристрою пам’яті логічні рівні напруги, які відповідають слову, що зберігає комірка пам’яті.
|
|
|
Запам’ятовуючі пристрої зі структурою типу 2D мають просту організацію, але основним їх недоліком є значне ускладнення схеми дешифратора при зростанні інформаційної ємності. Так, наприклад, ЗП з шириною вибірки n = 8 і інформаційною ємністю 1 Кбайт має адресу з числом розрядів k = 10. Якщо такий ЗП побудувати зі структурою 2D, то кількість виходів дешифратора складе 210 = 1024. Тому структура запам’ятовуючого масиву типу 2D використовується в пристроях пам’яті з невеликою інформаційною ємністю.
8.3.3. Запам’ятовуючі пристрої зі структурою 3D. В таких ЗП використовують ЗЕ з двохкоординатною вибіркою (рис. 8.2а). Принцип організації пристроїв пам’яті зі структурою 3D розглянемо на прикладі постійного ЗП (ROM), що реалізує тільки операцію зчитування даних. Структура ЗМ для одного розряду двійкових слів, що зберігаються у такому ЗП, наведена на рис. 8.5. В пристроях пам’яті типу 3D k-розрядна адреса Ak-1Ak-2…A1A0 розгалужується на дві половини Ak-1…Ak/2 і Ak/2-1…A0, кожна з яких декодується окремо. Тому ЗП типу 3D використовують два дешифратори: дешифратор рядка DCx, що декодує компоненту адреси Ak-1…Ak/2 і дешифратор стовпця DCy, що декодує компоненту адреси Ak/2-1…A0. При сигналі CS = 0 вибирається ЗЕ, що знаходиться на перетині адресних ліній, по яким з виходів дешифраторів надходить логічна одиниця унітарного коду. Біт даних з цього ЗЕ через логічний елемент АБО передається на вихід ЗП (рис. 8.5).
При реалізації ЗП зі структурою 3D, які мають n-розрядну організацію, використовують n двомірних запам’ятовуючих масивів, кожен з яких зберігає один біт n-розрядного двійкового слова. В цьому випадку всі n ЗМ керуються двома дешифраторами DCx і DCy, відносно яких вони включені паралельно (рис. 8.6). Структура запам’ятовуючого масиву при цьому приймає трьохвимірний характер. Кожна двомірна матриця ЗМ видає при зчитуванні один біт слова, яке може бути прочитано з виходів 0 ¸ n-1 пристрою пам’яті (рис. 8.6).
Позитивною якістю запам’ятовуючих пристроїв типу 3D є спрощення схеми дешифратора, порівняно з ЗП типу 2D. Наприклад, для організації пристрою пам’яті зі структурою 3D, який адресується кодом з розрядністю k = 10 потрібні дешифратори з кількістю виходів 210/2 = 32, а не 1024, як у випадку ЗП зі структурою 2D.
|
| Рис. 8.5. Структура ЗМ типу 3D для одного розряду слова даних |
|
| Рис. 8.6. Структура ЗП (ROM) типу 3 D |
Слід, однак, зазначити, що пристрої пам’яті зі структурою 3D мають досить обмежене використання, як і ЗП зі структурою 2D, оскільки існує структура 2DM (2D модифікована), яка поєднує позитивні властивості обох розглянутих вище структур, а саме: спрощує схему дешифратора адреси і не потребує використання запам’ятовуючих елементів з двохкоординатною вибіркою.
8.3.4. Запам’ято-вуючі пристрої зі структурою 2DM. Основна відміна ЗП зі структурою 2DM від ЗП зі структурою 2D полягає в тому, що рядок матриці запам’ятовуючого масиву в ЗП типу 2DM містить не одну комірку пам’яті, як в ЗП типу 2D, а декілька комірок, тобто в рядку ЗМ зберігається декілька двійкових слів. Вибірка двійкового слова з заданою адресою здійснюється за допомогою дешифратора і мультиплексорів. Для цього k-розрядна адреса Ak-1…AmAm-1…A0 розділяється на дві частини. Старші розряди адреси Ak-1…Am використовуються для вибірки за допомогою дешифратора рядка ЗМ, який серед багатьох слів містить потрібне слово. Це слово вибирається за допомогою мультиплексорів. Для цієї мети використовують молодші розряди адреси Am-1…A0. Отже матриця запам’ятовуючого масиву ЗП типу 2DM містить 2k-m рядків, кожен з яких, в свою чергу, містить 2m n-розрядних двійкових слів, тобто довжина рядка ЗМ складає n2m біт, а інформаційна ємність запам’ятовуючого пристрою - 2k-m ´ n2m біт. Для його організації потрібен повний дешифратор з конфігурацією (k - m)´2k-m і мультиплексори з конфігурацією 2m ® 1, які мають m адресних входів. Структура ЗП типу 2DM на прикладі ROM показана на рис. 8.7.
|
| Рис. 8.7. Структура ЗП типу 2DM на прикладі ROM |
Дешифратор DCx відповідно старшим бітам адреси Ak-1…Am вибирає рядок ЗМ, біти якого передаються на інформаційні входи мультиплексорів. Всі біти рядка поділені на n груп (відрізки рядка), кожна з яких містить 2m біт і відповідає одному розряду двійкового слова. Мультиплексори, кількість яких дорівнює розрядності слова n, згідно молодшим бітам адреси Am-1…A0, комутують на свої виходи один з 2m бітів кожної групи. Таким чином на виходах мультиплексорів з’являється n-розрядне двійкове слово xn-1xn-2…x0, яке зберігає ПЗП за адресою Ak-1…A0. При сигналі низького рівня напруги на вході CS (CS = 0) це слово через підсилювачі зчитування OE передається на вихід запам’ятовуючого пристрою.
Дата добавления: 2018-04-05; просмотров: 1117; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!