Эти правила двоичной арифметики использованы при проектировании электрических схем, применяемых в устройствах компьютера.

Изображенные здесь вентили выполняют логическую операцию И. Они показаны символическими обозначениями, принятыми в электронике. Хотя у каждого вентиля И здесь изображено по два входа, на самом деле число входов может быть и большим. Однако, как у всех логических вентилей, выход у него только один. Вентиль И по определению выдает значение 1, т. е. логическое значение «истина», в том и только том случае, когда на оба его входа поступает 1, т. е. «истина». Три верхних вентиля дают на выходе 0, или «ложь», поскольку ни у одного из них на оба входа не поступает по 1. Лишь у нижнего вентиля на выходе появляется 1, т. е. «истина».

Как и вентили И, вентили ИЛИ могут иметь больше двух входов, Но только один выход. Однако к входам этих вентилей «предъявляются менее строгие требования». Как здесь показано, на выходе вентиля ИЛИ 1, или «истина», получается и в том случае, когда по крайней мере на один из его входов поступает 1. Только в одном случае вентиль ИЛИ выдает двоичный 0, или логическое значение «ложь», - когда логическое значение «ложь» поступает на все его входы.

Эти треугольники с кружочком на конце - символические изображения вентиля НЕ, или инвертера. В отличие от вентилей И, ИЛИ вентиль НЕ имеет лишь один вход, значение которого он меняет на обратное, превращая 0 в 1, а 1 в 0. Вентили НЕ часто комбинируют с вентилями И и ИЛИ, в результате чего получаются вентили И-НЕ («и-не») и ИЛИ-НЕ («или-не»). Такие комбинированные схемы обрабатывают входные сигналы так же, как вентили И, ИЛИ, а затем инвертируют выходной сигнал.

Вентили И, или и НЕ, описанные в предыдущем разделе, соединяются в различные комбинации, которые образуют, электронные схемы, называемые полусумматорами и полными сумматорами. С помощью таких схем компьютер производит двоичное сложение. С некоторыми изменениями эти схемы могут применяться также для вычитания, умножения и деления.

Простейшая из приведенных здесь схем, полусумматор, может складывать две двоичные цифры, выделяя результирующий разряд и бит переноса. Однако такая схема не имеет третьего входа, на который мог бы поступать перенос от предыдущего разряда суммы. Поэтому обычно полусумматор используется лишь в младшем разряде суммирующей логической схемы, где не может быть переноса от предыдущего разряда. Полный сумматор складывает две двоичные цифры с учетом переноса от сложения в предыдущих разрядах и поэтому может использоваться на любом месте в цепочке сумматоров, производящих сложение многоразрядных двоичных чисел.

Схемы полусумматора и полного сумматора можно построить путем различных комбинаций логических элементов. Изменив схему соединения элементов, можно воспользоваться и другими логическими вентилями. (Три четверти работы полусумматора выполняет один вентиль ИЛИ, поскольку он выдает 0, когда на оба его входа поступает 0, и 1, когда на одном из его входов 1. К сожалению, на его выходе 1 появляется и тогда, когда на оба входа поступает 1, а нужно, чтобы на выходе схемы был 0 и 1 в качестве переноса на дополнительном выходе.) Для всех математических и логических операций важно лишь то, чтобы схема, как бы она ни была построена, выдавала на выходе 1 или 0 всегда, когда это должно быть. На приведенных здесь рисунках изображены самые простые и понятные схемы сумматоров. Линии с высоким уровнем напряжения, т. е. несущие значение 1, показаны красным цветом, линии низкого напряжения, соответствующие 0, черным. Точки разветвлений, т. е. места, где один входной сигнал направляется на два или более вентилей, отмечены черными точками.

Показанные здесь полусумматоры, каждый из которых состоит из вентиля ИЛИ, вентиля НЕ и двух вентилей И, складывают два одноразрядных двоичных числа. Верхннй сумматор направляет ток с обоих входов, 1 и 0, на вентиль ИЛИ и на первый вентиль И. Вентиль ИЛИ дает 1, а вентиль И-0. Затем вентиль НЕ инвертирует 0 на 1, которая вместе с другой 1 от вентиля ИЛИ поступает на второй вентиль И; в результате получается 1, а бит переноса отсутствует. В нижнем сумматоре выполняется аналогичная процедура, но там складываются 1 и 1 - и возникает бит переноса.

Дата добавления: 2018-10-27; просмотров: 206; Мы поможем в написании вашей работы!