Нагрузочная способность элемента ТТЛ. Основы синтеза логических схем
Под нагрузочной способностью элемента ТТЛ понимают число входов других элементов, которые можно подсоединить к выходу этого элемента.
Нагрузочная способность элемента ТТЛ определяется в элементе с открытым транзистором Т3, в элементе с двухтактным выходным каскадом – транзистор Т4. Iвх=1,6 mА.
Элементы с открытым коллектором можно соединить параллельно:
Рис.1 Схема принципиальная параллельного соединения элементов с открытым коллектором
С помощью таких схем можно расширять число входов логических элементов. 
`
Элементы с двухтактным выходным каскадом соединять параллельно нельзя. Если соединить параллельно:
Рис.2 Схема принципиальная параллельного соединения элементов с двухтактным выходным каскадом (так соединять нельзя)
При такой комбинации через верхний транзистор первого элемента и через нижний транзистор второго элемента течёт одинаковый ток, поэтому создаётся аварийная ситуация, т.к. верхний транзистор рассчитан на работу с гораздо меньшим током, чем нижний.
Способы синтеза логических схем:
Первый способ: с помощью таблицы истинности.
| X1 | X2 | X3 | Y |
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
Второй способ: временные диаграммы.
Рис. 3 Временные диаграммы логических схем
Третий способ: с помощью логического выражения.
|
|
|
Четвёртый способ: Метод содержательного описания
Элемент ИЛИ-НЕ. Схема реализации элемента ИЛИ-НЕ
 |
Представление логических элементов на основе базовых (на примере логического элемента «И – НЕ»)
Элемент «НЕ»:
Схемотехническая реализация элемента «И – НЕ» такова, что свободный вход воспринимается, как логическая единица, т.е. в принципе необязательно соединять оба входа.
Элемент «И»
Элемент «ИЛИ» - реализуется на основе правила Шеннона де Моргана.
Элемент «исключающее ИЛИ»
Элемент «исключающее ИЛИ – НЕ»
Мультиплексоры
Рисунок 1 - Условное обозначение сдвоенного четырехканального селектора-мультиплексора 155КП12
Мультиплексором называется схема, имеющая m+2m входов и один выход, где m - число адресных входов, а 2m - число информационных входов мультиплексора. Адреса представляются в двоичном коде и им присваивается номер j. Каждому адресу с номером j соответствует свой информационный вход Аj, сигнал которого при данном адресе походит на выход.
Основным назначением мультиплексора является коммутация 2m входных сигналов на один выход.
Мультиплексоры могут использоваться в качестве устройства для выбора соответствующего канала.
|
|
|
На рис.1 приведено условное обозначение сдвоенного четырехканального селектора-мультиплексора 155КП12.
Демультиплексоры
Демультиплексор (распределитель) является схемой, выполняющей функцию, противоположную мультиплексору. У демультиплексора один вход и несколько выходов.
Рисунок 2 - Условное обозначение
 |
Мультиплексор
Am- информационные входы.
am- адресные входы.
Число информационных входов мультиплексора
равно числу комбинаций адресных входов.
(Мультиплексор из восьми в один)
Принцип действия аналогичен принципу кругового переключателя:
В каждый момент времени к выходу мультиплексора подсоединён только один вход , причём тот, индекс которого в двоичном коде набран на адресных входах.
Шифраторы
Шифраторы выполняют функцию, обратную дешифраторам, преобразуя код в двоичный код.
Шифраторы приоритета, если «1» появляется не на одном, а на нескольких входах, то на выходе появляется код старшего числа.
Рисунок 1 - Условное обозначение шифратора
Дешифраторы
Полным дешифратором называется комбинационная схема, имеющая n входов и 2n выходов. Причем каждой комбинации значений входных сигналов соответствует сигнал равный логической 1 только на одном выходе. Таблица 1 - таблица истинности дешифратора на 8 кодовых комбинаций. Его условное обозначение смотрите на рис.2
|
|
|
Таблица 1 Таблица истинности дешифратора
Рисунок 2
Дешифраторы могут быть неполными, реализующими m<2n комбинаций. Такие дешифраторы используются, например, для преобразования двоичного кода в десятичный. Например 155ИД1 или 564ИД1, то есть дешифратор 4´10.
Дешифраторы предназначены для преобразования двоичного кода в другой
 |
Дешифратор Шифратор
Триггеры
Триггер - электронное устройство, с помощью которого можно записывать, хранить и считывать двоичную информацию. Он имеет два устойчивых состояния равновесия, одно из которых принимают за логическую 1, а другое за 0.
Триггер – устройство, имеющее 2 устойчивых состояния, в которых он может находиться сколь угодно долго до прихода управляющего воздействия.
Рисунок 1 - Принципиальная схема триггера
В схемном отношении триггер представляет собой два простейших усилительных каскада с взаимно обратными положительными связями, наличие которых приводит к тому, что в устойчивом состоянии один транзистор усилителя открыт, а другой - закрыт. Сигналя, снимаемые с выходов триггера имеют два уровня постоянного напряжения. Так коду 1 соответствует состояние триггера, когда транзистор VT1 закрыт и на его коллекторе высокое напряжение. Ввод в триггер двоичных цифр производится по цепям установки единицы S (set), и установки 0 - R (reset). С помощью таких цепей триггер переводится из одного состояния в другое. Положительные сигналы S или R подаются на базы транзисторов VT1 и VT2.
|
|
|
Если триггер находится в состоянии 0, то при подаче сигнала S на базу VT2 последний открывается, потенциал на его коллекторе понижается, что вызывает запирание VT1. По окончании переходных процессов триггер оказывается в состоянии 1. В этом состоянии он будет находиться до тех пор, пока не поступит сигнал R.
Триггер может быть выполнен на элементах ИЛИ-НЕ (см. рис.2).
Рисунок 2 - Схема триггера на элементах ИЛИ-НЕ и его условное обозначение
Такой триггер называется асинхронным RS-триггером. При R=1 и S=0 триггер устанавливается в нулевое состояние (Q=0), при R=0 и S=1 - в единичное состояние (Q=1); при R=S=0 триггер сохраняет состояние. Комбинация R=S=1 RS-триггера запрещена.
Синхронный RS-триггер
Рисунок 3 - Схема синхронного RS-триггера и его условное обозначение.
Такие RS-триггеры имеют кроме информационных входов R и S вход синхронизации C. Входная информация заносится в синхронный RS-триггер в момент поступления импульса синхронизации. При С=0 триггер будет находится в режиме хранения независимо от сигналов на R и S входах.
D-триггер
Рисунок 4 - D-триггер и его условное обозначение
D-триггер соответствует RS-триггеру, работающему только в режимах установки, то есть либо с комбинацией сигналов R=1 и S=0, либо с комбинациями сигналов R=0 и S=1. Для организации хранения информации используется вход С.
JK-триггер
Рисунок 5 - Схема JK-триггера и его условное
обозначение
JK-триггера наиболее универсален. Вход J и К соответствует S и R RS-триггера. Отличие состоит в том, что в JK-триггере нет запрещенного состояния входов. При состоянии на входах J=1, К=0 приход тактового импульса переключает триггер в состояние 1. При состоянии на входах J= 0, К=1 приход тактового импульса переключает триггер в состояние 0. Состояние на входах J= 0, К=0 соответствует режиму хранения информации.
Введение дополнительных обратных связей позволяет исключить запрещенное состояние входов. При состоянии входов J=K=1 триггер работает в переключающем режиме.
Двухтактные триггеры
Рисунок 6 - Схема двухтактного триггера и его условное обозначение
Двухтактный триггер изменяет свое состояние только после окончания действия импульса синхронизации.
С приходом тактового импульса по его фронту первый триггер переключается в состояние, сформированное соответствующим состоянием входа. В момент действия тактового импульса на входе С второго триггера сохраняется состояние 0. По спаду тактового импульса на входе С второго триггера появляется логическая 1. Информация, записанная на первом такте в первом триггере переписывается на выход второго триггера.
Регистры
Регистр - функциональное устройство, предназначенное для запоминания n-разрядного слова, а также для выполнения определенных микроопераций над этим словом. Он представляет собой упорядоченную совокупность триггеров со схемой управления входными и выходными сигналами. Разрядность регистра соответствует количеству используемых в нем триггеров.
По виду выполняемых операций над словами различают регистры для приема, передачи и сдвига информации.
По способу приема и передачи информации различают последовательные, параллельные и последовательно- параллельные регистры.
По количеству тактов управления различают одно-, двух- и многотактные регистры.
Дата добавления: 2018-05-12; просмотров: 1455; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!