Комбинационные цифровые устройства

⇐ ПредыдущаяСтр 12 из 14Следующая ⇒

Выходной сигнал комбинационного устройства в произвольный момент времени определяется комбинацией входных сигналов в этот же момент времени.

Шифратор и дешифратор

Шифратор (CD – coder, англ.) – комбинационное устройство, преобразующее десятичное число в двоичный код, при этом каждому номеру входного сигнала соответствует комбинация выходных сигналов, являющаяся двоичным кодом входного сигнала.

Шифратор, имеющий n входов и m выходов, называют полным, если число входов соответствует всем возможным комбинациям выходных сигналов , и неполным, если . Число выходов m определяет разрядность устройства. Приведенный на рис 4.12 четырехразрядный шифратор – неполный, так как число входов полного шифратора .

Шифратор К555ИВ1 серии микросхем К555 (ТТЛШ) имеет 8 инверсных входов и 3 инверсных выхода.

Дешифратор (DC – decoder, англ.) – комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, десятичный номер которого соответствует двоичному коду.

Числа входов n и выходов m полного дешифратора связаны соотношением . Дешифратор является неполным, если (рис. 4.13).

На выходе дешифраторавырабатываются все возможные логические произведения входных переменных, поэтому его применяют для построения комбинационных устройств, управления индикаторами, отображающими знаковую информацию.

Дешифратор К555ИД6 серии микросхем К555 (ТТЛШ) имеет 4 прямых входа и
10 инверсных выходов.

Мультиплексор и демультиплексор

Мультиплексор (MUX – multiplexor; MS – multiplex selector; multiplex – многократный, англ.) – комбинационное устройство для передачи информации с нескольких входов на один выход в последовательности, задаваемой управляющими сигналами на адресных входах.

Мультиплексор может быть полным, если числа n информационных и m адресных входов связаны соотношением , и неполным, если . Число адресных входов m определяет разрядность мультиплексора.

Рассмотрим двухвходовый мультиплексор, эквивалентная схема и таблица истинности которого приведены на рис. 4.14.

По таблице истинности, связывающей состояния двух информационных входов , и одного выхода y при различных значениях адресного сигнала a, составляют логическую функцию мультиплексора

. (4.12)

Для реализации устройства нужны инвертор, элемент ИЛИ и две схемы совпадения на элементах И. Структура и условное обозначение двухвходового мультиплексора приведены на рис. 4.15.

При адресном сигнале на выход поступает сигнал первого информационного канала , при – второго .

Мультиплексоры составляют основу различных логических схем, применяются в делителях частоты, триггерных и сдвигающих устройствах.

В обозначении мультиплексора используются русские буквы КП: К155КП1 (ТТЛ), К531КП18 (ТТЛШ).

Демультиплексор (DMX, DMS) – комбинационное устройство, передающее сигналы с одного информационного входа на несколько выходов в последовательности, задаваемой адресным сигналом.

Демультиплексор называют полным, если количества выходов n и адресных входов m связаны соотношением , если , то – неполным. Число адресных входов m определяет разрядность демультиплексора.

Рассмотрим демультиплексор с двумя выходами, его эквивалентная схема и таблица истинности приведены на рис. 4.16.

По таблице истинности, связывающей состояния информационного x и адресного a входов и двух выходов и , составляют логическую функцию демультиплексора

(4.13)

Из логической функции (4.13) следует, что для реализации демультиплексора с двумя выходами нужны две схемы совпадения и один инвертор. Структура и условное обозначение демультиплексора с двумя выходами приведена на рис. 4.17.

При адресном сигнале информационный канал соединен со вторым выходом , при – с первым .

Функции демультиплексора и дешифратора сходны, поэтому в их обозначении используются одни и те же буквы ИД: К155ИД3 (ТТЛ), К531ИД7 (ТТЛШ).

Сумматор

Сумматор (SM) представляет собой комбинационное устройство для сложения чисел. Сумматор, осуществляющий сложение в младшем разряде, называется полусумматором.

Логическую структуру сумматора составляют по таблице истинности. Таблицу истинности полусумматора строят на основе результатов сложения одноразрядных чисел x и y, записывая отдельно значения суммы s и переноса p в старший разряд (рис. 4.18.а).

Из таблицы истинности следует, что работу полусумматора определяет система логических уравнений:

(4.14)

Логическая функция суммы одноразрядных чисел называется «исключающее ИЛИ».

Для реализации логических функций (4.14) в состав полусумматора введены два инвертора, три схемы совпадения на элементах И, один элемент ИЛИ (рис. 4.18, б).

Полный сумматор осуществляет сложение одноразрядных чисел в любом разряде кроме младшего, имеет дополнительный вход переноса p_вх и состоит из двух полусумматоров (рис. 4.19).

Устройство для сложения многоразрядных чисел включает в свой состав полусумматор и полные сумматоры. Одноразрядные, двухразрядные и четырехразрядные двоичные сумматоры выпускают в виде интегральных микросхем. Микросхема К155ИМ3 – четырехразрядный сумматор.

4.4. Последовательностные цифровые устройства

Выходной сигнал последовательностного устройства определяется не только комбинацией входных сигналов в данный момент времени, но и предысторией его работы.

Триггер

Триггер (trigger, англ. – спусковой крючок) – последовательностное устройство, обладающее двумя устойчивыми состояниями и переходящее из одного состояние в другое по управляющему сигналу. Триггер является базовым элементом последовательностных логических устройств и выполняется в виде интегральных микросхем на основе логических элементов.

Входы триггера подразделяют на информационные и управляющие. Триггер изменяет свое состояние по информационному сигналу. Управляющий сигнал синхронизирует работу устройства и осуществляет установку начального состояния.

По способу управления триггеры подразделяют на:

· асинхронные – изменение состояния информационным сиг-налом;

· синхронные – изменение состояния тактовым (синхронизирующим) сигналом, синхронизирующий вход обозначают буквой С (clock, англ. – время, хронометрировать).

Рассмотрим асинхронный RS-триггер на логических элементах ИЛИ-НЕ. Триггер имеет по два информационных входа:

· S – установочный (set, англ. – устанавливать);

· R – сброса (reset, англ. – переустанавливать),

– и выхода:

· Q – прямой;

· – инверсный.

Схема и условное обозначение триггера приведены на рис. 4.20.

Допустим, что на входы триггера поданы сигналы низкого уровня ( , ), когда на прямом выходе имеется сигнал высокого уровня . Прямой выход соединен с одним из входов логического элемента и сигнал высокого уровня обеспечивает логический нуль на инверсном выходе . В свою очередь, инверсный выход соединен с одним из входов логического элемента и сигнал низкого уровня обеспечивает логическую единицу на прямом выходе . Триггер находится в первом устойчивом состоянии: , .

В отсутствии входных сигналов , возможно второе устойчивое состояние триггера, инверсное первому. Второму состоянию соответствует логический нуль на прямом выходе и логическая единица – на инверсном . При , триггер обеспечивает режим хранения занесенной в него информации.

Подача информационного сигнала высокого уровня на установочный вход в отсутствии сигнала сброса переводит триггер в первое устойчивое состояние: , . Это – режим установки логической единицы. Подача управляющего сигнала высокого уровня на вход сброса в отсутствии установочного сигнала переводит триггер во второе устойчивое состояние: , . Это – режим установки логического нуля. Одновременное воздействие сигналов высокого уровня на оба информационных входа: , , запрещено, так как создает неопределенность состояния триггера.

Работу триггера описывают таблицей переходов (истинности), приведенной на рис. 4.21.

В таблице переходов использованы значения входных сигналов и в данный момент времени t и значение сигнала на прямом выходе в следующий момент. По входному информационному сигналу триггер скачком переходит из одного устойчивого состояния в другое, выдавая на выходе при установочном сигнале логическую единицу , а при сигнале сброса – логический нуль .

По функциональным возможностям триггеры подразделяют на классы:

· RS-триггер – раздельная установка состояний 0 и 1;

· D-триггер (задержки) повторяет входной сигнал по синхронизирующему импульсу (delay, англ.– задержка);

· Т-триггер (счетный)изменяет логическое состояние на противоположное по информационному сигналу (tumble, англ. – опрокидываться, кувыркаться);

· JK-триггер (универсальный) реализует все типы триггеров (jump, англ. – прыгать; keep, англ. – держать).

Условные обозначения триггеров приведены на рис. 4.22.

Универсальный триггер при поступлении на информационные входы логической единицы изменяет свое состояние на противоположное в момент окончания синхронизирующего сигнала. Объединив входы J и K, получают счетный триггер с дополнительным входом R для обнуления.

4.4.2. Счетчик

Счетчик (СТ, англ.– counter) – последовательностное цифровое устройство для счета и хранения числа входных импульсов. Счетчик является совокупностью триггеров и работает в двоичной системе счисления. Условное изображение счетчика приведено на рис. 4.23.

Счетчики классифицируют:

по модулю счета (максимальное число считаемых сигналов):

· двоичные;

· двоично-десятичные;

· с произвольным постоянным модулем счета;

· с переменным модулем счета;

по направлению счета на:

· суммирующие;

· вычитающие;

· реверсивные;

по способу формирования внутренних связей:

· с последовательным переносом;

· с параллельным переносом;

· с комбинированным пере-носом;

· кольцевые.

Рассмотрим простейший двоичный трехразрядный цифровой счетчик с модулем счета
(рис. 4.24). Счетчик состоит из
трех последовательно соединенных Т-триггеров, при чем импульсы F поступают только на вход триггера младшего разряда, а триггером следующего разряда управляет выходной сигнал Q предыдущего.

Начальному положению счетчика соответствует нулевое состояние всех триггеров. По окончании первого импульса F триггер переходит в состояние «1» и сигнал высокого уровня появляется на входе второго триггера. По окончании второго импульса F триггер возвращается в исходное состояние «0», а триггер переходит в состояние «1» и сигнал высокого уровня появляется на входе третьего триггера и т. д. Последний, восьмой импульс, на входе счетчика приводит к сбросу всех трех триггеров, возвращая их в исходное состояние логического нуля и начиная счет сначала.

4.4.3. Регистр

Регистр (RG – register, англ.) – последовательностное логическое устройство для записи и хранения двоичных чисел. Числа хранят в двоичных ячейках на основе триггеров, работающих в режиме хранения. Количество ячеек определяется числом n и разрядностью m хранимых слов. Любое цифровое устройство представляет собой совокупность регистров, соединенных между собой комбинационными устройствами.

Условное изображение регистра приведено на рис. 4.25.

Регистры подразделяют по назначению на:

· накопительные;

· сдвигающие.

Сдвигающие регистры классифицируют по способу ввода-вывода информации на:

· параллельные;

· последовательные;

· комбинированные,

по направлению передачи информации на:

· однонаправленные;

· реверсивные.

На рис 4.26, а приведена схема накопительного регистра с параллельными вводом и выводом информации.

Регистр построен на D-триггерах. Триггеры повторяют входные информационные сигналы по окончании тактового сигнала , обеспечивая параллельный ввод информации. Схемы совпадения на элементах И осуществляют параллельный вывод информации по окончании тактового сигнала . В отсутствии синхронизирующих импульсов , регистр обеспечивает режим хранения. При параллельном вводе каждый разряд регистра обеспечен собственной линией.

Последовательный ввод осуществляют по одной линии с помощью сдвигающего регистра (рис. 4.26, б).

Сдвигающий регистр на D-триггерах обеспечивает последовательное поступление информации по окончании каждого синхронизирующего сигнала из предыдущего триггера в последующий. Ввод трехразрядного числа в регистр осуществляется за три такта.

4.5. Запоминающие устройства

4.5.1. Классификация

Запоминающее устройство (ЗУ) обеспечивает запись, хранение и считывание информации.

Запоминающие устройства классифицируют по назначению на:

· ОЗУ – оперативные запоминающие устройства для записи, хранения и считывания информации;

· ПЗУ – постоянные запоминающие устройства для считывания информации, –

по способу адресации на:

· адресные – реализующие обращение к элементам памяти по адресам;

· ассоциативные – считывающие информацию по содержанию независимо от адреса элемента памяти.

Основные параметры ЗУ:

· информационная емкость, определяемая числом ячеек памяти устройства, бит,

где n, m – соответственно, число и разрядность хранимых слов;

· потребляемая мощность;

· время хранения информации;

· быстродействие, определяемое временем записи (считывания) информации.

Выбор слова в ЗУ, представляющем собой матрицу размером с числами строк n и столбцов m, равными числу и разряду хранимых слов, осуществляется дешифратором DC, выбор разряда – мультиплексором MUX.

4.5.2. Оперативные запоминающие устройства

Оперативные запоминающие устройства ОЗУ или RAM (random access memory, англ.– память случайного доступа) подразделяют на статические и динамические.

Элементом памяти статических ОЗУ является триггер на транзисторах. Применение триггера позволяет считывать информацию без ее разрушения. Статические ОЗУ обладают высоким быстродействием и применяются для создания буферной или КЭШ-памяти (cash, англ. – наличный расчет). Буферная память содержит копии информации, которой обмениваются различные устройства и, прежде всего, процессор и основная память. По сравнению с основной памятью КЭШ-память имеет малую информационную емкость, но обладает высоким быстродействием. Буферная память эффективна при многократном использовании одной и той же информации.

Элементом памяти динамических ОЗУ является емкость. Хранимая в емкости информация требует периодического восстановления. Динамические ОЗУ обладают большой информационной емкостью.

Оперативные запоминающие устройства выполняют в виде микросхем. Принадлежность микросхемы к ОЗУ обозначают русскими буквами РУ. Для изготовления статических ОЗУ применяют различные технологии. Статические ОЗУ серии К537 выполнены по КМОП-технологии (К537РУ8). Динамические ОЗУ серии К565 выполнены по n-МОП-технологии (К565РУ5).

4.5.3. Постоянные запоминающие устройства

Постоянные запоминающие устройства ПЗУ или ROM (read-only memory, англ. – память только для чтения) подразделяют на три группы:

· программируемые при изготовлении (ПЗУ или ROM);

· однократно программируемые (ППЗУ или PROM – programmable read-only memory, англ.);

· репрограммируемые:

- с ультрафиолетовым стиранием информации (РПЗУ УФ или EPROM – erasable programmable read-only memory, англ.);

- с электрическим стиранием информации (РПЗУ ЭС или EEPROM – electrically erasable programmable read-only memory, англ.).

В ПЗУ информацию записывают с помощью маски или фотошаблона при изготовлении на завершающем этапе технологического процесса. Масочные ПЗУ выполняют на диодах или транзисторах. Фрагмент схемы матрицы масочного ПЗУ на биполярных транзисторах приведен на рис. 4.27.

Запоминающие ячейки масочного ПЗУ выполнены на транзисторах, соединяющих столбцы и строки матрицы. Согласно заносимой в матрицу информации эмиттерную цепь части соединительных транзисторов выполняют с разрывом.

В отсутствие сигналов на строках матрицы все ее столбцы находятся под потенциалом высокого уровня, соответствующим логической единице. При подаче на строку сигнала активного уровня транзистор без разрыва в эмиттерной цепи открывается и, шунтируя подключенный к нему столбец, обеспечивает на нем логический нуль. Состояние столбца, от которого отключен соединительный транзистор, не зависит от потенциала строки и на нем остается логическая единица.

Микросхемы масочных ПЗУ выполняют по разным технологиям, в их обозначении после номера серии расположены русские буквы РЕ. Интегральные микросхемы К155РЕ21 и К155РЕ22 предназначены для воспроизведения букв русского (21) и латинского (22) алфавитов.

Запоминающие ячейки ППЗУ, кроме соединительных диодов и транзисторов, могут дополнительно содержать плавкие перемычки, избирательное пережигание которых обеспечивает возможность однократного программирования запоминающего устройства пользователем. Фрагмент схемы диодной матрицы ППЗУ с плавкими перемычками приведен на рис. 4.28, а.

Запоминающая ячейка в виде включенных навстречу друг другу диодов эквивалентна начальному разрыву соединения и запись информации состоит в создании проводящей перемычки путем короткого замыкания электрическим пробоем смещенного в обратном направлении диода (рис. 4.28, б).

Убирая ненужные или создавая необходимые соединения, осуществляют однократное программирование ППЗУ. Программирование обеспечивается аппаратной избыточностью устройства. Принадлежность к ППЗУ указывают буквы РТ в названии микросхем, например, К541РТ1.

Запоминающие ячейки РПЗУ выполняют по МОП-технологиям, обеспечивающим не только запись, но и стирание информации, что означает перепрограммирование запоминающего устройства. Запись информации в РПЗУ осуществляется электрически, а ее удаление выполняют разными способами. В зависимости от способа удаления информации различают РПЗУ с электрическим ЭС и ультрафиолетовым УФ стиранием. Ультрафиолетовое облучение удаляет всю хранимую в кристалле информацию. Электрическое воздействие более кратковременно, позволяет стирать информацию избирательно и осуществлять до миллиона перезаписей. В обозначениях микросхем РПЗУ использованы буквы РР при электрическом стирании, например, К1601РР1, и буквы РФ при ультрафиолетовом стирании, например, К573РФ5.

Флэш-память (flash, англ. – вспышка, мгновение) представляет из себя РПЗУ с электрическими записью и стиранием информации. Во флэш-памяти стирается либо вся информация, либо ее большие блоки, а не отдельные слова. Флэш-память используют при хранении редко обновляемой информации, она заменяет жесткий диск в портативных компьютерах.

4.6. Программируемые логические интегральные схемы

С усложнением электронного устройства возрастает число входящих в него микросхем малой и средней степени интеграции. Рост числа комплектующих ухудшает технические характеристики устройства: усложняется монтаж, снижаются надежность и быстродействие, увеличиваются рассеиваемая мощность, масса и габариты. Применение специализированных большой (БИС) или сверхбольшой (СБИС) интегральных схем не только существенно улучшает технические характеристики, но и расширяет функциональные возможности устройства. Однако изготовление специализированной микросхемы экономически целесообразно лишь при больших объемах выпуска.

Проблемы, связанные с усложнением электронных устройств, решаются программируемыми логическими интегральными схемами (ПЛИС). Программируемые микросхемы представляют собой универсальные логические устройства большой степени интеграции. Возможность программирования с реализацией необходимых логических функций обеспечивается аппаратной избыточностью микросхемы. Аппаратная избыточность снижает быстродействие ПЛИС. Однако по быстродействию ПЛИС значительно превышает логические устройства, реализованные на большом числе микросхем малой и средней степени интеграции.

В основе работы любого логического устройства лежат три простейшие операции: И, ИЛИ, НЕ, поэтому для реализации произвольной логической функции F_k необходимо использовать блоки:

· инвертирования входных сигналов ;

· конъюнкции входных и инверсных сигналов ;

· дизъюнкции логических произведений .

Структура программируемой логической интегральной микросхемы представлена на рис. 4.29.

ПЛИС включает входной Б_вх и выходной Б_вых, буферные каскады и матрицы логических функций И, ИЛИ. Буферные каскады осуществляют преобразование входных x_k и выходных F_k сигналов, в том числе, входной буфер инвертирует сигналы x_k. Матрица И формирует произведения входных и инверсных сигналов . Матрица ИЛИ складывает полученные произведения , реализуя заданные логические функции .

По архитектуре ПЛИС подразделяют на классы:

· ПЛМ – программируемые логические матрицы (PLA – programmable logic array, англ.), представляющие собой ПЛИС с программируемыми матрицами И, ИЛИ;

· ПМЛ – программируемая матричная логика (PAL – programmable array logic, англ.), к ним относятся ПЛИС с программируемой матрицей И, а также фиксированной или частично программируемой матрицей ИЛИ;

· БМК – базовые матричные кристаллы или ВМ – вентильные матрицы (GA – gate array, англ.), представляющие кристалл полупроводника с расположенной в середине кристалла матрицей несоединенных логических элементов (базовых ячеек – БЯ) и по краям – ячейками элементов ввода и вывода сигналов, при этом программирование, использующее аппаратную избыточность, осуществляется коммутацией БЯ;

· ПВМ – программируемые вентильные матрицы (FPGA – field programmable gate array, англ.), к которым относятся ПЛИС из матрицы логических блоков, содержащих цепочки транзисторов, логические элементы, мультиплексоры, программируемые ПЗУ и др., блоков ввода-вывода и программируемых матриц соединений, позволяющих реализовывать как однократно программируемые, так и перепрограммируемые ПЛИС;

· ПКМБ – программируемые коммутируемые матричные блоки (CPLD – complex programmable logic devices, англ.), представляющие собой матричные блоки (макроячейки) со структурой ПМЛ (PAL), блоки ввода-вывода, объединяемые программируемой матрицей соединений;

· Система на кристалле (SOC – system on chip, англ.), являющаяся ПЛИС комбинированной архитектуры, которая содержит не только программируемые блоки, но и блоки с заданными функциями.

4.7. Микропроцессоры и микроконтроллеры

Процессор – основная часть ЭВМ, обрабатывающая информацию и управляющая процессом обработки.

Микропроцессор(МП) –процессор, выполненный в виде одной или нескольких микросхем. Микропроцессор состоит из операционного устройства и системной шины (рис. 4.30).

Операционное устройство выполняет заданные командой операции и включает арифметико-логическое устройство, устройство управления и регистры.

Арифметико-логическое устройство (АЛУ) – блок процессора, выполняющий арифметические и логические операции со словами, называемыми в этом случае операндами.

Устройство управления (УУ) осуществляет мультиплексирование, преобразуя команды, поступающие из регистров и внешнего запоминающего устройства, в сигналы, воздействующие на элементы МП.

Регистры (Р) обеспечивают хранение и выдачу:

· команд (регистр команд);

· адресов (регистр адресов);

· данных (аккумулятор).

Системная шина – совокупность проводников, соединяющих микропроцессор с запоминающим устройством и устройствами ввода-выводаинформации. Системная шина разделена на три составляющих:

· шина данных (ШД) – для обмена операндами;

· шина адресов (ША) – для передачи адресов ячеек памяти в ЗУ;

· шинауправления (ШУ) – для обмена сигналами управления.

Интерфейс (inter, лат. – между; face, лат. – поверхность) определяет место или способ связи (соединения). Интерфейс компьютера включает совокупность шин, сигналов, электронных схем и алгоритмов, предназначенных для управления передачей информации между устройствами.

Устройства сопряжения и интерфейсные устройства, выполненные в виде БИС, управляют вводом-выводом информации и согласуют интерфейс микро-ЭВМ с периферийными (внешними) устройствами и объектами управления.

Микро-ЭВМвключает микропроцессор, устройства ввода-вывода информации, запоминающие устройства и устройства сопряжения с объектами управления и периферийными устройствами (рис. 4.31).

Устройства ввода-вывода (УВВ) служат для ввода информации от внешних устройств в ЗУ или МП и вывода информации во внешние устройства (дисплей, флэш-память, датчики, исполнительные органы и т. п.).

Запоминающее устройство (ЗУ) обеспечивает прием, хранение и выдачу программы и данных. Программа работы МП заносится при изготовлении на жесткий диск (ПЗУ), данные хранятся в оперативной памяти (ОЗУ).

Тактовый генератор (ТГ) через МП синхронизирует работу микропроцессорной системы.

Микропроцессорная система– совокупность аппаратных средств(микро-ЭВМ, периферийные устройства) и программного обеспечения.

Контроллер – микро-ЭВМ, встроенная в управляемый объект и не имеющая пульта управления и автономного источника питания.

4.8. Устройства аналого-цифрового преобразования

сигналов

Работающее по программе техническое устройство должно быть связано с микропроцессором или микро-ЭВМ. Сигналы датчиков, так же, как и сигналы управления исполнительных механизмов, являются аналоговыми сигналами, тогда как ЭВМ работает с цифровым сигналом. Аналоговый сигнал от датчиков предварительно цифруют. Оцифрованный сигнал поступает в микропроцессор. Цифровой сигнал обрабатывается микропроцессором по заданной программе и снова преобразуется в аналоговый. Аналоговый сигнал от микропроцессора поступает на исполнительный механизм. Связь между аналоговой и цифровой электроникой осуществляется с помощью аналого-цифровых и цифро-аналоговых преобразователей.

4.8.1. Цифро-аналоговые преобразователи

Цифро-аналоговые преобразователи (ЦАП) предназначены для преобразования цифрового сигнала в аналоговый.

К основным параметрам ЦАП относятся:

· разрешающая способность;

· быстродействие, характеризуемое временем установления , т. е. интервалом между моментами поступления входного кода и установления выходного сигнала;

· динамический диапазон – допустимый диапазон изменения выходного напряжения ;

· погрешность нелинейности – максимальное отклонение выходного напряжения от напряжения, задаваемого входным цифровым сигналом, в диапазоне преобразования.

Рассмотрим схему четырехразрядного ЦАП на операционном усилителе с суммированием весовых токов (рис. 4.32).

Основу преобразователя составляет матрица резисторов, подключаемых к инвертирующему входу ОУ ключами . Состояние ключей определяется преобразуемым цифровым сигналом. Коэффициенты передачи по входам , , , равны, соответственно:

, , , , (4.17)

где – числа, принимающие значение «0» или «1» в зависимости от положения k-го ключа.

Токи ключей имеют разный «вес» и, суммируясь, определяют выходное напряжение ЦАП

. (4.18)

Модуль выходного напряжения четырехразрядного преобразователя изменяется в диапазоне от 0 до , где – шаг квантования. С ростом разрядности ЦАП шаг и ошибка квантования уменьшаются.

Наиболее широко рапространены ЦАП серий микросхем 572, 594, 1108 (К572ПА1А, К594ПА1).

4.8.2. Аналого-цифровые преобразователи

Аналого-цифровые преобразователи (АЦП) предназначены для преобразования аналогового сигнала в цифровой. Аналоговый сигнал квантуют по уровню.

Квантование сигнала по уровню состоит в замене истинного значения сигнала U ближайшим дискретным (квантованным) значением .

Устройство, осуществляющее квантование, характеризуется:

· напряжением ограничения , определяющим максимальную амплитуду сигнала, подвергаемого квантованию;

· числом уровней квантования , определяющих разрешенные значения сигнала;

· шагом квантования δ, определяющим интервал между двумя соседними разрешенными уровнями

. (4.15).

Квантование по уровню – операция аналогичная операции округления чисел: если величина отсчета находится между двумя соседними разрешенными уровнями и превышает половину шага квантования, то она изменяется в большую сторону, если нет – в меньшую.

Ошибка квантования определяет расхождение истинного U и разрешенного U_кв значений и не может быть больше половины шага квантования

. (4.16)

Основные параметры АЦП:

· разрядность n, определяющая максимальное число кодовых комбинаций на выходе АЦП;

· быстродействие, характеризуемое временем преобразования , т. е. интервалом между моментами пуска преобразователя и получения кода сигнала;

· разрешающая способность – величина, обратная максимальному числу кодовых комбинаций на выходе АЦП.

В основе работы АЦП лежит сравнение входного аналогового сигнала с опорным цифровым сигналом. Переход от аналогового сигнала к цифровому осуществляют путем параллельного или последовательного преобразования. При параллельном преобразовании квантованное напряжение является результатом одновременного сравнения входного напряжения U_вх с опорными напряжениями всех уровней АЦП, число n которых определяется разрядностью преобразователя. Схема работает быстро, но оказывается достаточно сложной.

При последовательном преобразовании напряжение аналогового сигнала U_вх сравнивается с выходным напряжением U_ЦАП цифро-аналогового преобразователя. Напряжение U_ЦАП изменяется реверсивным счетчиком до достижения равенства . Блок-схема АЦП со следящей связью, реализующего последовательное преобразование аналогового сигнала, приведена на рис. 4.33.

Реверсивный счетчик управляет напряжением

. В зависимости от знака разности

направление счета меняется. При

счет ведется в сторону возрастания, при этом с ростом кода на выходе счетчика опорное напряжение U_ЦАП увеличивается. При

счет ведется в обратном направлении и с уменьшением кода на выходе счетчика напряжение U_ЦАП уменьшается. При равенстве входного и опорного напряжений

на выходе счетчика получают цифровой код входного сигнала U_вх.

Наиболее широко используются АЦП серий микросхем 572, 1107, 1138 (К572ПВ3, К1107ПВ1, К1138ПВ1А).

4.9. Электромагнитная совместимость электронных приборов

Электромагнитная совместимость (ЭМС) электронных приборов – это способность приборов функционировать с заданным качеством в определенной электромагнитной обстановке, не создавая при этом недопустимых электромагнитных помех другим техническим средствам и недопустимых электромагнитных воздействий на биологические объекты. ЭМС обеспечивает нормальную совместную работу технических устройств путем выявления закономерностей мешающего взаимодействия.

Для решения проблем ЭМС определяется электромагнитная обстановка, когда электронное устройство подвергается воздействию окружающего электромагнитного поля или само воздействует
на него.

Различают три вида электромагнитного воздействия:

· радиочастотное излучение;

· электростатический разряд, возникающий в результате трения или воздействия электронных пучков (монитор компьютера);

· скачки напряжения, появляющиеся в результате наводок и электропроводности.

В месте расположения электронного устройства действует большое число разного рода излучений. Источниками излучения являются электромеханическое оборудование, радиоэлектронные устройства, источники статического электричества, неисправности технологического оборудования.

Использование в помещениях полимерных покрытий с высоким значением удельных сопротивлений способствует накоплению зарядов статического электричества (потенциал до 12 кВ) на операторах, обслуживающих технологическое оборудование, что сопровождается возникновением электростатического разряда. Электростатический разряд создает импульсные помехи, которые могут вывести из строя микросхемы и транзисторы, используемые в отдельных блоках технологического оборудования и компьютерах.

Неудовлетворительная электромагнитная обстановка может также быть вызвана старением электрических систем и технологического оборудования. Старение сопровождается:

· ухудшением и разрушением электрической изоляции;

· появлением гальванических связей между системами питания и заземления;

· ухудшением контактов коммутационных устройств;

· повреждением элементов заземляющих устройств.

При несоответствии электромагнитной обстановки помехоустойчивости используемых устройств разрабатываются и реализуются мероприятия по снижению уровня помех до допустимого значения. Технические средства подлежат сертификации по электромагнитной совместимости.

Контрольные вопросы

1. В чем состоят преимущества импульсного режима работы?

2. Назовите параметры импульса.

3. Назовите параметры серии импульсов.

4. Как работает транзисторный ключ?

5. При каких условиях RC-цепочка становится дифференцирующий?

6. При каких условиях RC-цепочка становится интегрирующей?

7. Назовите основные логические элементы.

8. Что относится к основным параметрам логических элементов?

9. Какую функцию выполняет многоэмиттерный транзистор в элементах ТТЛ?

10. Чем отличаются последовательностные логические устройства от комбинационных?

11. К какому классу логических устройств относятся шифратор и дешифратор?

12. Что такое мультиплексор?

13. Запишите таблицу истинности полусумматора.

14. Как работает RS-триггер?

15. К какому классу логических устройств относится счетчик?

16. Как работает накопительный регистр с параллельным вводом-выводом информации?

17. Как классифицируют ОЗУ?

18. Какой принцип использован в программируемых запоминающих устройствах?

19. Что входит в структуру ПЛИС?

20. Что входит в состав микропроцессора?

21. Что включает микро-ЭВМ?

22. Что такое интерфейс?

23. Что относится к основным параметрам ЦАП?

24. Поясните работу АЦП с последовательным преобразованием аналогового сигнала.

25. Объясните работу ЦАП с суммированием весовых токов.

26. Что такое электромагнитная совместимость?

27. Назовите виды электромагнитного воздействия.

Контрольные задания

Дата добавления: 2018-05-01; просмотров: 913; Мы поможем в написании вашей работы!

Поделиться с друзьями:

⇐ Предыдущая 5 6 7 8 9 10 111213 14 Следующая ⇒

Мы поможем в написании ваших работ!