Опис визначення кількості мікросхем пам’яті в блоці
Отже можна чітко побачити , що при побудові ЗП на 8192 байти(8192х8) на основі мікросхеми з організацією 2048х8 необхідно лише збільшити об’єм блоку пам’яті тобто необхідно зєднати паралельно 4 таких блоки.
Синтез схеми дешифратора адрес для блоку пам’яті
Щоб вибрати відповідну мікросхему пам’яті, потрібно на її вхід cs подати сигнал низького рівня. А так як в мому випадку використовується послідовне підключення , тобто нарощення розрядності в мене буде лише один спільний cs для всіх мікросхем, який буде використаний лише для забезпечення функціонування ЗП в вище заданих рамках.
Отже, вигляд дешифратора буде такий :
Аналіз результатів та висновки
При виконанні розрахункової роботи я закріпив теоретичні знання та практичні навички з розробки блоків пам’яті заданого об’єму на основі мікросхем заданої розрядності, набуті при вивченні дисципліни “ Архітектура комп’ютерів ”. В ході виконання розрахункової роботи навчився самостійно працювати з літературою, будувати блоки пам’яті, виділяти адресний простір для цього блоку пам’яті, навчився синтезувати схему дешифратора адрес для блоку пам’яті. Під час виконання розрахункової роботи мною було розроблено блок пам’яті об’ємом 8Кб на основі мікросхем розрядності 2048х8, а саме К537РУ8А, а також дешифратор адрес на основі логічних.
|
|
|
C писок використаної літератури
1. Баранов В.В. и др. Полупроводниковые БИС запоминающих устройств. -М.: Радио и связь, 1987.
2. С.Т. Хвощ, Н.Н. Варлинский, Е.А. Попов, Микропроцессоры и микро-ЄВМ в системах автоматического управления: Справочник.-Л.: Машиностроение, 1987.
3. Б.А. Калабеков Цифровые устройства и многопроцессорные системы: Учебн.пособие .-М.: Горячая линия-Телеком, 2003.-336с.
4. Якубовский С.В. Аналоговые и цифровые интегральные схемы. -М.: Радио и связь
Дата добавления: 2020-04-08; просмотров: 215; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!