Виділення адресного простору для блоку пам’яті

Стр 1 из 2Следующая ⇒

Міністерство освіти і науки України

Національний університет “Львівська політехніка”

Кафедра ICM

Графічно Розрахункова робота

з курсу “Архітектура Комп’ютера”

Виконав :

студент групи КН-37

Горішний Т.П.

Прийняв:

Теслюк В.М.

Львів – 2010

Завдання на розрахункову роботу

Тема розрахункової роботи: “ Реалізація ОЗП для МПС”.

Постановка задачі: Розробити компоненти технічного забезпечення оперативного запам’ятовуючого пристрою (ОЗП) для мікропроцесорного пристрою на базі МП КР580ВМ80. Зокрема необхідно синтезувати ОЗП об’ємом 8 Кб, використовуючи мікросхему з організацією 2048 x 8. Для цього вибрати тип пам’яті ( конкретну мікросхему ), навести умовне позначення, описати виводи, електричні параметри, побудувати принципову електричну схему ( включаючи схему дешифрації адрес).

Зміст

Вступ.............................................................................................................................ст.3

1.Вибір і обгрунтування типу мікросхеми пам’яті...................................................ст.4

2.Виділення адресного простору для блоку пам’яті.................................................ст.5

3.Опис визначення кількості мікросхем пам’яті в блоці..........................................ст.5

4.Синтез схеми дешифратора адрес для блоку пам’яті............................................ст.6

Аналіз результатів та висновків……………………………………………………..ст.7

Cписок використаної літератури.................................................................................ст.8

Додаток (принципова електрична схема блоку пам’яті).
Вступ

Запам’ятовуючі пристрої МПС застосовуються для зберігання програм і даних. Основними їхніми характеристиками є організація пам’яті, швидкодія, потужність споживання, режим роботи. Бувають статичні та динамічні ОЗП, що виготовляються за n-МДН, КМДН, ТТЛШ технологіями і, в кристалах яких містяться матриця запам’ятовуючих елементів, адресний дешифратор, керуючі та підсилюючі схеми.

При побудові блоків пам’яті часто виникає ситуація, коли в одне єдине необхідно об’єднати декілька мікросхем пам’яті. Це може статися у випадку, коли необхідно:

· збільшити розрядність ;

· наростити об’єм;

· одночасно збільшити розрядність і об’єм блоку пам’яті.

В узагальнюючому алгоритмі побудови блоків пам’яті заданої структури можна виділити наступні етапи:

1. у відповідності з розрядністю мікросхеми визначається число ліній адресної шини, які підводяться до кожної мікросхеми, незалежно від варіанту їх поєднань.

2. визначається варіант задачі:

a) при нарощувані розрядності мікросхеми під’єднуються паралельно;

b) при нарощені об’єму мікросхеми під’єднуються послідовно;

c) при нарощені розрядності і об’єму одночасно, мікросхеми об’єднуються в групи і потім кожна група включається послідовно при нарощені об’єму.

3. побудова дешифратора, для реалізації якого аналізуються усі незадіяні лінії шини адрес і, в принципі, можуть бути використані будь-які логічні елементи. Обов’язковою умовою є наявність сигналу низького рівня, який подається на відповідну мікросхему, або групу мікросхем. При побудові дешифраторів необхідно використовувати мінімальне число логічних елементів.

4. згідно до схеми дешифрації визначається діапазон адрес області пам’яті.

Вибір і обгрунтування типу мікросхеми пам’яті

У відповідності до індивідуального завдання потрібно синтезувати ОЗП об’ємом 8Кб, використовуючи мікросхеми пам’яті з організацією 2048x8. Для виконання цього завдання я вибираю мікросхему КР537РУ8А, яка має такі параметри:

Тип ЗП статичний

Інформаційна ємність 16384 біт

Організація 2048 слів x 8 розряд

Напруга живлення 5 В ± 10 %

Споживана потужність:

в режимі звертання не більше 14 мВт

в режимі зберігання не більше 0.5 мВт

Діапазон температур -60...+85 ⁰С

Вихід Три стани

Сумісність по входу і виходу З ТТЛ - схемами

Позначення мікросхеми пам’яті КР537РУ8А

на схемах електричних принципових

Таблиця 1 . Призначення виводів мікросхем КР537РУ8А

Виводи	Призначення	Позначення
8,...,1,23,22,21 9,...,11,13,...,17 20 19 24 12	Адресні входи Вхід- вихід даних Вибір мікросхеми Сигнал запис-зчитування Напруга живлення Загальний	A₁_,…,А₁₀ DІ01,…,DI08 WR/RD U_cc 0 B

Таблиця 2. Таблиця істинності мікросхеми КР537РУ8А

CS	WR/RD	A₀…A₁₀	DІO1,...,DI08	Режим роботи
1 0 0 0	Х 0 0 1	Х А А А	R_off 0 1 Дані в прямому коді	Зберігання Запис 0 Запис 1 Зчитування