Комбинационные схемы. УГО основных логических элементов.
Серии микросхем, выпускаемые промышленностью, содержат широкую номенклатуру элементов, выполняющих не только простейшие логические функции (И, ИЛИ, НЕ, ИЛИ-НЕ, И-НЕ), но и более сложные операции, например, выполняемые мультиплексорами и демультиплексорами, шифраторами и дешифраторами, преобразователями кодов, сумматорами и т.д.
Поэтому не может быть речи о синтезе комбинационных схем только в базисах И, ИЛИ, НЕ, или ИЛИ-НЕ, а также И-НЕ, а следует наиболее полно использовать функциональные возможности всех логических элементов.
Для успешного синтеза цифровых узлов следует знать функционирование типовых комбинационных схем, выпускаемых промышленностью в виде интегральных микросхем, и которые синтезированы, как правило, в логических базисах И, ИЛИ, НЕ, или ИЛИ-НЕ, а также И-НЕ.
Наименование УГО логических элементов (добавить рисунки)
1. Элемент «НЕТ»
2. Элемент 3И-НЕ
3. Элемент 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью
4. Элемент 3ИЛИ-НЕТ
5. Комбинированный элемент 2И-ИЛИ с инвертированным выходом
6. Элемент 4И-НЕТ с открытым коллектором на выходе
7. Элемент 2И-ИЛИ с инвертированным выходом и расширительным входом
8. Расширитель
9. Элемент проверки четности или нечетности
Синтез комбинационных схем на мультиплексорах
Кроме основного назначения (коммутация сигналов) мультиплексоры используют для построения постоянных запоминающих устройств (ПЗУ) объемом 2m+1 бит и для синтеза комбинационных логических схем. При этом можно синтезировать 
различных логических функций от (m+1) логических переменных. Например, на мультиплексоре с n=4 и m=2 входами реализуется любая логическая функция от трех переменных, т.к. для трех переменных существует 
различных функций.
|
|
|
При построении ПЗУ на информационные входы мультиплексора подают не изменяющиеся во времени сигналы 0 и 1. Считывание данных сигналов производится подачей соответствующих сигналов на адресные (управляющие) входы.
В этом случае мультиплексор реализует некоторую наперед заданную функцию, представленную в совершенной дизъюктивной нормальной форме (СДНФ), как следует из представленной выше логической функции мультиплексора.
Основной задачей при синтезе комбинационных логических схем на мультиплексорах является оптимальный выбор переменных, подаваемых на его управляющие (адресные) входы.
Критерием оптимальности выбора адресных переменных может служить количество сигналов 0 и 1, подаваемых при этом на информационные входы.
Правило выбора адресных переменных рассмотрим для двух случаев.
Пусть логическая функция задана табл.5.3
|
|
|
Таблица истинности
| х1 | х2 | х3 | f |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
Таблица 3
Выделим из логических переменных переменную х3. Одинаковые комбинации оставшихся переменных х1 х2 представим в виде групп (отделены в таблице истинности двойными горизонтальными линиями).
Выберем в качестве адресных (управляющих) переменных переменные х1 и х2. При коде v1v2=x1x2=00 на выход мультиплексора коммутируется вход Х1. Если на вход Х1 подать переменную х3, то на выходе получим значение логической функции при х1х2=00. Это удобно отразить в табл.5.4
|
Адресные переменные | Информационные переменные | Выход | ||||
| v1 x1 | v2 x2 | X1 | X2 | X3 | X4 | f |
| 0 | 0 | x3 | x3 | |||
| 0 | 1 | 
|
| |||
| 1 | 0 | 0 | 0 | |||
| 1 | 1 | 1 | 1 | |||
Таблица 4 Таблица истинности
При коде v1v2=x1x2=01 на выход коммутируется вход Х2. В соответствии с таблицей истинности логической функции, на этот вход следует подать 
.
При коде v1v2=x1x2=10 на выход коммутируется вход x3. В соответствии с таблицей истинности логической функции, на этот вход следует подать "0".
При коде v1v2=x1x2=11 на выход коммутируется вход x4. В соответствии с таблицей истинности логической функции, на этот вход следует подать "1" (рис. 5.2).
|
|
|
Рисунок 1
|
Пример синтеза комбинационной схемы на мультиплексоре.
На мультиплексорах можно реализовывать совместно две функции. При этом отыскивают те переменные, которые суммарно входят в МДНФ функций наибольшее число раз. Например, заданы МДНФ двух функций:
.
Таблица истинности для них выглядит следующим образом:
| x1 | x2 | x3 | x4 | f1 | f2 |
| 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 |
Таблица 5
Если в качестве таких переменных выбрать х3 и х2, то получим следующие таблицы истинности для заданных функций.
Для f1:
| v1 x3 | v2 x2 | X1 | X2 | X3 | X4 | f1 |
| 0 | 0 | 
|
| |||
| 0 | 1 | 
|
| |||
| 1 | 0 | 
|
| |||
| 1 | 1 | 
|
|
Для f2:
| v1 x3 | v2 x2 | Y1 | Y2 | Y3 | Y4 | f2 |
| 0 | 0 | 
| 
| |||
| 0 | 1 | 0 | 0 | |||
| 1 | 0 | 
|
| |||
| 1 | 1 |
|
|
Функциональная схема устройства на сдвоенном четырехканальном мультиплексоре имеет вид рис.2
|
|
|
Рисунок 2 Применение мультиплексора для реализации совместно двух логических функций.
Пример 5.1. Синтезировать мультиплексор с восемью информационными входами и одним выходом на элементах И, ИЛИ, НЕ.
Решение. 1. Восемь информационных входов могут коммутироваться на один выход с помощью трех адресных входов (n=2m, для n=8, m=3) 2. Таблица истинности для логической функции мультиплексора (табл. 5.5).
Таблица истинности
| Адрес | Выход y | ||
| v1 | v2 | v3 | |
| 0 | 0 | 0 | x1 |
| 0 | 0 | 1 | x2 |
| 0 | 1 | 0 | x3 |
| 0 | 1 | 1 | x4 |
| 1 | 0 | 0 | x5 |
| 1 | 0 | 1 | x6 |
| 1 | 1 | 0 | x7 |
| 1 | 1 | 1 | x8 |
Таблица 6
3. Логическая функция в соответствии с таблицей истинности:
4. Функциональная схема мультиплексора
Рисунок 3 Функциональная схема мультиплексора с восемью информационными входами.
Дата добавления: 2018-06-27; просмотров: 641; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!