Суммирующий одноразрядный синхронный счётчик.
Эти схемы реализованы на синхронных счетных триггерах и логических элементах И для формирования сигналов переноса Р или займа Z. Схема одноразрядного синхронного суммирующего счетчика, приведенная на рис. 1, реализована подключением счетного входа С1 к счетному входу триггера, а для формирования сигнала переноса Р использовано логическое произведение сигнала разрешения счета V и выходного сигнала Q, т. е. Р = VQ. Переключение триггера происходит по положительному перепаду сигнала на входе С и при наличии сигнала разрешения на входе V. При этом па выходе триггера Q и выходе переноса Р устанавливаются уровни логической единицы. При отрицательном перепаде сигнала на входе С состояние триггера не изменяется. Очередное переключение триггера произойдет только по новому положительному перепаду импульса на входе С, при наличии сигнала разрешения на входе V. Таким образом, счетная ячейка обеспечивает синхронное деление на два частоты входных импульсов.
Вычитающий одноразрядный синхронный счётчик.
Схема одноразрядного синхронного вычитающего счетчика, приведенная на рис. 2. Он отличается от суммирующего тем что в нём прямой выход Q заменён на 
. На выходе счётчика формируется сигнал Р = V .
Одноразрядный реверсивный счётчик.
Одноразрядный реверсивный счётчик реализуется по следующей схеме.
Рис.3 Логическая схема одноразрядного реверсивного счётчика.
|
|
|
Для изменения направления счета и формирования сигналов переноса или займа использована логическая схема 2И-ИЛИ. Для изменения направления счета введен специальный вход U/D. При U/D = 1 схема работает как суммирующий счётчик, при U/D = 0 схема работает как счётчик вычитающий.
Аналого-цифровые (ЦАП)
И цифро-аналоговые (ЦАП) преобразователи.
Аналого-цифровые преобразователи.
АЦП преобразует информацию о сигнале в аналоговой форме, т.е. о напряжении в информацию в форме цифрового кода о нем. Они применяются в АСУ(автоматизированные системы управления) техническими процессами для ввода информации в управляющую ЭВМ от датчиков состояния управления.
Рис.1 Схема параллельного АЦП и графики значений напряжения на входе и значений на выходе АЦП.
Опорное напряжение для компенсаторов задаётся источником питания Е0 и делителем напряжения на резисторах. Если значение ЭДС преобразуемого сигнала ес < 0,5 В, то напряжения на выходах будут иметь отрицательное значение и цифровой код на выходе преобразователя 0. При 0,5 < ес < 1,5 напряжение появиться на первом компараторе; При 1,5 < ес < 2,5 –на первом и втором компараторе; при 2,5 < ес – на всех трёх компараторах. Таким образом осуществляется преобразование аналогового сигнала в цифровой код.
|
|
|
Дата добавления: 2018-04-15; просмотров: 109; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!