Поддержки работы мультипроцессорных систем, обеспечивая для
Процессоров взаимный доступ к содержимому внутренней кэш-памяти
Данных (снупинг), возможность блокировки доступа к шине при
Выполнении ряда процедур и другие возможности. Различные модели
Этого семейства позволяют организовать эффективную работу двух- или четырехпроцессорных систем.
Одной из наиболее серьезных проблем при реализации мультипро-
Цессорных систем является организация обслуживания внешних (аппаратных) прерываний. Классическая организация обслуживания с помощью контроллера прерываний, подающего сигнал запроса INTR и формирующего код команды INT n, с реализацией процессором цикла подтверждения прерывания ориентирована на использование в однопроцессорной системе. Для обеспечения функционирования мультипроцессорных систем в процессоры семейства Р6 введен программируемый контроллер прерываний с расширенными возможностями АРIС (АРIС – Аdvanced Programmable Interrupt Controller)
Внутренние контроллеры прерываний связаны между собой по
Специальной АРIC-шине (рис.2.12).Общие внешние запросы прерываний
Поступают на системный АРIС - контроллер, который реализован в виде
Стр.51
Отдельной микросхемы, разработанной и поставляемой компанией Intel.
Каждый из процессоров содержит локальный АРIС, имеющий две входных линии LINT 0, LINT 1, на которые поступают локальные запросы прерывания, обслуживаемые только данным процессором. При работе в однопроцессорной системе АРIС отключается, и выводы LINT 1-0 используются для подачи запросов немаскируемого NMI и маскируемого INTR прерываний.
|
|
|
Общие запросы прерывания поступают на системный АРIС, который
После их анализа выдает соответствующие послания на внутреннюю
АРIС - шину. Эта шина содержит три линии, на одну из которых (РIССLК) выдается синхросигнал, а две других (РIСD 1-0) служат для
Последовательного обмена информацией в процессе организации
Обслуживания поступивших запросов. При этом для внешних устройств, формирующих запросы прерывания, мультипроцессорная система выглядит как один процессор, а процедура обслуживания запросов соответствует процедуре, выполняемой серийным контроллером прерываний Intel 8259А, который широко используется в современных системах.
Организация межпроцессорного обмена в системах с
Разделяемой памятью и общей шиной
Рассмотрим принципы организации обмена между
Вычислительными модулями на примере многопроцессорной системы
С разделяемой памятью, использующей в качестве коммуникационной
Среды общую шину.
Структура системы с разделяемой памятью
|
|
|
Структура многопроцессорной системы с общей шиной и разделяемой (общей) памятью (рис.2.13) содержит n вычислительных модулей BM1,…,BMn, m модулей оперативной памяти МОП1,…,МОПm, работающих под управлением контроллера. В составе вычислительных
Модулей находится центральный процессор (ЦП) и шинный интерфейс, сопрягающий его с общей шиной.
Стр.52
Функции шинного интерфейса следующие:
• управление занятием/освобождением общей шины;
• управление обменом между вычислительным модулем и общей памятью;
• распознавание собственного адреса, выставленного на общую
шину контроллером разделяемой памяти или другим устройством;
• организация внешних прерываний от запросов из системного
контролера прерываний;
• буферизация передаваемых данных.
Каждому вычислительному модулю присваивают уникальный номер, который будем называть собственным адресом. Протоколом обмена предусматривается распознавание собственного адреса, когда
Сообщение передаётся извне в данный вычислительный модуль. Для этого шинный интерфейс постоянно отслеживает код присвоенного ему адреса. Как только он обнаружит собственный адрес, производится коммутация вычислительного модуля на общую шину и осуществляется приём данных с ОШ в приемный буфер интерфейса или в процессор.
|
|
|
Дата добавления: 2018-04-15; просмотров: 447; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!