A. Аппаратный способ изменения модуля пересчета двоичных счетчиков. Его реализация для счетчиков с асинхронным и синхронным сбросом.
Аксиомы, теоремы и тождества алгебры логики, принцип подстановки, принцип двойственности, метод перебора (§ 1.1/стр. 7 – 10). 2. Операция сумма по модулю два и ее свойства (§ 1.1/стр. 10 – 11). 3.Позиционные системы счисления, преобразование чисел из одной системы счисления в другую; двоично-десятичные и унитарный коды (§ 1.2/стр. 12 – 15). 4. Переключательные функции. Область определения функций. Таблицы истинности. Полностью и неполностью определенные функции. Полностью неопределенная функция (§ 1.3/стр. 16 – 19). 5. Принцип двойственности и закон двойственности (§ 1.4/стр. 19 – 20; без доказательства). Теоремы разложения и связанные с ними тождества, #линейные функции (§ 1.5/стр. 21 – 25; без мультиплексных функций и разложения Рида). 8. Первичные термы, минтермы, макстермы и их свойства (§ 1.7/стр. 34 – 37) 9. Совершенные нормальные формы представления функций: СДНФ, СКНФ и #СНФ в базисах И–НЕ и ИЛИ–НЕ (§ 1.8/стр. 37 – 41) 10. Конъюнктивные термы (§ 1.9/стр. 41 – 42). Минимизация переключательных функций. Определение МДНФ, МКНФ и МНФ в базисах И–НЕ и ИЛИ–НЕ (§ 1.10/стр. 43 – 47). 11. Диаграммы Вейча, m-кубы, правила минимизации (§ 1.11/стр. 48 – 54). Пример минимизации функции во всех базисах (§ 1.12/стр. 58 или любой другой пример). 12. Минимизация неполностью определенных функций. Комбинационные схемы. Совместная минимизация нескольких функций (§ 1.12/стр. 54 – 58). Скобочные формы функций, порядок функций и КС (§ 1.13/стр. 58 – 60 до МЭ). 13. Переходные процессы в КС (§ 2.2/стр. 73 – 76). Синтез КС, свободных от состязаний (§ 2.5/стр. 89 – 94; без доказательства). 14. Потенциальные и импульсные сигналы, операторные тождества (§ 2.1/стр. 69 – 73; текст на стр. 71 – 72, набранный петитом, опустить). 15. Основная модель асинхронного потенциального автомата, функции переходов и выхода автомата (§ 3.1/стр. 95 – 100). 16. Переходные процессы в АПА (устойчивые и неустойчивые состояния автомата, три варианта переходов между внутренними состояниями). Шесть условий синтеза АПА (§ 3.2/стр. 100 – 106). 17. Асинхронные потенциальные триггеры типа R–S, их синтез и анализ (§ 3.3/стр. 107 – 111; § 5.7/стр. 337: рис. 5.74* – только ТР2). Табличный метод отыскания функций возбуждения (есть только в лекциях). 18. Асинхронные потенциальные триггеры типа D–L и их синтез (§ 3.3/стр. 111 – 114; триггер Эрла; § 5.7/стр. 339: рис. 5.76* – только ТМ7; § 5.7/стр. 341: рис. 5.77* – только ИР22) 19. Основная модель синхронного автомата. Функции переходов и выхода автомата. Переходные процессы (§ 4.1/стр. 179 – 182). 20. Синхронные D-триггеры (лучше использовать лекции; § 3.7/стр. 153 – 157 не понять без изучения § 3.4 и § 3.6/стр. 147 – 150). Триггеры типов D/R и D/R–S, их функции переходов (§ 4.2/стр. 186; § 5.8/стр. 349: рис. 5.85* – только ТМ2; § 5.8/стр. 354: рис. 5.88* – только ИР35). Пример синтеза синхронного автомата на D-триггерах (например, счетчика; см. лекции). 22. Синхронные триггеры типов J–K и T: словесное описание и табличное задание их функции переходов, функции возбуждения (§ 4.2/стр. 187; § 5.8/стр. 350: рис. 5.86* – только ТВ6, ТВ9, ТВ10). 24. Интегральные схемы ТТЛ серий (§ 5.1/стр. 263 – 268: рис. 5.1 – 5.3*, табл. 5.1 – 5.3*). Транзисторно-транзисторная логика (ТТЛ, TTL) — разновидность цифровых логических микросхем, построенных на основе биполярных транзисторов и резисторов. Название транзисторно-транзисторный возникло из-за того, что транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличие от резисторно-транзисторной и диодно-транзисторной логики). 25. Интегральные схемы КМОП серий (§ 5.2/стр. 286 – 290: рис. 5.17 – 5.19*, табл. 5.9 – 5.10*). КМОП (комплементарная структура металл-оксид-полупроводник; англ. CMOS, complementarymetal-oxide-semiconductor) — набор полупроводниковых технологий построения интегральных микросхем и соответствующая ей схемотехника микросхем. Подавляющее большинство современных цифровых микросхем — КМОП В технологии КМОП используются полевые транзисторы с изолированным затвором с каналами разной проводимости. Отличительной особенностью схем КМОП по сравнению с биполярными технологиями (ТТЛ, ЭСЛ и др.) является очень малое энергопотребление в статическом режиме (в большинстве случаев можно считать, что энергия потребляется только во время переключения состояний). 26. Классификация выходных каскадов ЛЭ (рис. 5.43). Применения ЛЭ с открытым коллекторным выходом (§ 5.4/стр. 307 – 314: рис. 5.46, 5.47, 5.49). #Приемопередатчики с открытым коллекторным выходом (§ 5.4/стр. 317 – 319: рис. 5.55). 27. ЛЭ с тремя состояниями выхода: обозначение, условие реализации функции "Монтажное ИЛИ" (§ 5.5/стр. 322 – 323: рис. 5.59,а или аналогичный). Шинные драйверы (§ 5.5/стр. 325 – 327: рис. 5.63* – только АП3, АП4, АП5). Приемопередатчики (§ 5.5/стр. 330 – 332: рис. 5.66; § 5.9/стр. 364 – 369: рис. 5.95*, 5.96* – только АП26, АП6, рис. 5.97*, 5.99* – только АП6). 28. Дешифраторы (§ 6.1/стр. 417 – 420: рис. 6.1,а,б,в; 6.2* – только ИД6 и ИД10, рис. 6.3*, 6.4*). 29. Демультиплексоры и их каскадирование (§ 6.2/стр. 421 – 424: рис. 6.5, 6.6, 6.7* – только ИД4, ИД5, ИД6, ИД7 и ИД14; стр. 426 – 428: рис. 6.11, 6.12). 30. Мультиплексоры и их каскадирование (§ 6.3/стр. 432 – 440: рис. 6.19 – 6.22, 6.24* – только КП2, КП7, КП16, КП18 и КП19, рис. 6.25* – только КП11, КП12, КП14 и КП15, рис. 6.26 – 6.29). 31. Мультиплексоры–демультиплексоры (§ 6.5/стр. 461, 466 – 469: рис. 6.56* – только КП1 и КП2). 33. Комбинационные сумматоры с последовательным переносом, #полусумматоры (§ 6.10/стр. 523 – 528: рис. 6.96, 6.97, 6.98* – только ИМ2, ИМ3, ИМ5, рис. 6.99) 35. Прямой и дополнительный коды (§ 6.9, стр. 511–513). 36. Классификация сдвигающих регистров. Сдвигающие регистры типов SI/SO и SI/PO и их каскадирование (§ 4.4/стр. 204 – 206: рис. 4.21, 4.28 {при M1 = 0, M0 = 1}; § 7.1/стр. 589 – 592: рис. 7.1, 7.3* {только ИР4, ИР8, ИР31, ИР46 и SN74LS91} и 7.4). 37. Сдвигающие регистры типа PI/SO и PI/PO и их каскадирование (§ 4.4/стр. 207 – 208: рис. 4.24,а,б, 4.25; § 7.2/стр. 599 – 602: рис. 7.11*, 7.12). 38. Реверсивные сдвигающие регистры и их каскадирование (§ 4.4/стр. 208 – 211: рис. 4.24,в, 4.26; § 7.3/стр. 616 – 620: рис. 7.25, 7.27* {только ИР11} и 7.28). 39. Асинхронные импульсные двоичные счетчики (§ 4.5/стр. 211 – 212: рис. 4.29; § 4.6/стр. 250 –252: рис. 4.57, 4.58,а; § 7.4/стр. 624 – 625: рис. 7.34* {только ИЕ19}). 40. Синхронные двоичные счетчики (§ 4.5/стр. 216: рис. 4.32; § 7.5/стр. 634, 637: рис. 7.46* {только ИЕ10 и ИЕ18} и 7.47*). 41.Реверсивные двоичные счетчики (§ 4.5/стр. 225 – 227: рис. 4.41; § 7.7/стр. 670 – 673: рис. 7.74* {только ИЕ17}). 42. Каскадирование счетчиков, имеющих инверсные или прямые сигналы управления P0 и E, с организацией последовательного и параллельного переносов (§ 4.5/стр. 219 – 225: рис. 4.38*,б, 4.39*, 4.40*, 4.46*,б,в; § 7.5/стр. 641 – 643: рис. 7.50*). 43. Программирование модуля пересчета двоичных счетчиков (§ 7.5/стр. 645 – 650: рис. 7.54, 7.55, 7.58*,а,б).
a. Аппаратный способ изменения модуля пересчета двоичных счетчиков. Его реализация для счетчиков с асинхронным и синхронным сбросом.
44. Программирование модуля пересчета реверсивных двоичных (§ 7.7/стр. 695 – 699: рис. 7.94, 7.96*,а,б)
Дата добавления: 2018-02-28; просмотров: 512; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!