Синхронный триггер на элементах ИЛИ–НЕ
Общие сведения о триггерах в интегральном исполнении
Триггеры являются последовательностными цифровыми устройствами
Триггеры, обладают двумя устойчивыми состояниями, каждому из которых приписывается значение логических 0 и 1, могут в течение определенного времени хранить записанную в них в двоичном коде информацию. Поэтому триггеры используют в качестве элементов памяти при построении регистров, счетчиков в других узлов ЭВМ.
Триггеры имеют два выхода (прямой и инверсный) и один или два информационных входа. Кроме информационных, триггер может иметь вспомогательные входы: синхронизации, начальной установки в исходное состояние и др. В зависимости от логической связи между состоянием триггера и действующими на его информационных выходах сигналах различают: RS–, JK–, D – и Т–триггеры. Название триггера определяется количеством информационных входов и их назначением. Если в названии две буквы, следовательно, триггер имеет два информационных входа с соответствующими названиями. Связь между информационными сигналами на входах триггера и его состоянием задается таблицей переходов или логической формулой.
Триггеры могут быть асинхронными и синхронными (тактируемыми). В асинхронных триггерах информация на выходе изменяется одновременно с изменением входной информации. В синхронных (тактируемых) – состояние триггера изменяется только в моменты действия синхронизирующего или, как его часто называют, тактового импульса. При отсутствии тактовых импульсов состояние триггера остается неизменным, несмотря на изменение информации на входе.
|
|
|
Триггеры могут быть одноступенчатыми и двухступенчатыми. В одноступенчатых – информация на выходе изменяется одновременно с изменением информации на его входах (асинхронные триггеры) или в момент появления тактовых импульсов (синхронные). Двухступенчатые триггеры всегда синхронные. Первая ступень такого триггера переключается во время действия тактового импульса. Вторая ступень во время действия тактового импульса хранит предыдущую информацию и переключается в новое состояние после окончания действия тактового импульса. Таким образом, информация на выходе двухступенчатого триггера задерживается относительно входной информации на длительность тактового импульса. Это сделано для большей помехоустойчивости триггера.
Сигналы, подаваемые на входы установки триггера, могут быть прямыми и инверсными. Если в исходное состояние триггер устанавливается под действием сигналов, которым приписано значение 1, то такие сигналы называют прямыми, если же под действием сигналов 0, то их называют инверсными.
|
|
|
Триггеры на интегральных микросхемах характеризуются такими же эксплуатационными параметрами, как и логические элементы. Кроме того, триггеры характерзуются максимальной частотой переключения.
Триггеры выполняются на отдельных стандартных (базовых) интегральных логических элементах одной и той же серии. По такому принципу обычно строят RS–триггеры и простые D–триггеры. Более сложные триггеры – JK, сложные D-триггеры и Т-тригеры изготовляют в виде отдельной микросхемы, включающей в себя от одного до четырех однотипных триггеров.
Триггеры с двумя информационными входами
Асинхронные RS –триггеры. Закон функционирования RS-триггера поясняется таблицей переходов, где R и S информационные сигналы на входе триггера; Qt-1 – состояние триггера до появления данной информации на входах; Qt – состояние триггера после его переключения под действием поступившей на входы информации.
Если на обоих входах действуют сигналы, которым приписано нулевое значение (S=0, R=0), то триггер сохраняет свое состояние неизменным (Qt= Qt-1) независимо от того, в каком находился ранее. Если R=0, S=1, то триггер устанавливается в единичное состояние (Qt=1). Если R=1 и S=0, то триггер переходит в нулевое состояние (Qt=0). Одновременная подача на оба входа единичных сигналов должна исключаться. Такая комбинация входных сигналов является запрещенной. Дело в том, что при ее появлении на обоих выходах триггера устанавливаются одинаковые потенциалы ( 
), что не соответствует условию инверсности выходных сигналов. Кроме того, если после комбинации S=1, R=1 на входе появится комбинация S=0 и R=0 то состояние триггера окажется неопределенным: он может находиться как в нулевом, так и в единичном состоянии и логика работы RS-триггера нарушится. Иногда такая комбинация входных сигналов используется на промежуточных стадиях преобразования информации, однако при этом всегда создаются условия, обеспечивающие переход триггера во вполне определенное состояние.
|
|
|
RS – триггер в базисе ИЛИ–НЕ
| Момент вермени |
| |||||
| T | t+1 | |||||
| 
| 
| 
|
|
| |
| 0 | 0 | 0 | 1 | 0 | 1 | |
| 0 | 1 | 0 | 1 | 0 | 1 | |
| 1 | 0 | 0 | 1 | 1 | 0 | |
| 1 | 1 | 0 | 1 | х | х | |
| 0 | 0 | 1 | 0 | 1 | 0 | |
| 0 | 1 | 1 | 0 | 0 | 1 | |
| 1 | 0 | 1 | 0 | 1 | 0 | |
| 1 | 1 | 1 | 0 | х | х | |
RS – триггер в базисе И–НЕ
| Момент вермени |
| |||||
| T | t+1 | |||||
| 
|
|
|
|
| |
| 0 | 0 | 0 | 1 | х | х | |
| 0 | 1 | 0 | 1 | 1 | 0 | |
| 1 | 0 | 0 | 1 | 0 | 1 | |
| 1 | 1 | 0 | 1 | 0 | 1 | |
| 0 | 0 | 1 | 0 | х | х | |
| 0 | 1 | 1 | 0 | 1 | 0 | |
| 1 | 0 | 1 | 0 | 0 | 1 | |
| 1 | 1 | 1 | 0 | 1 | 0 | |
|
|
|
Логическая функция переходов RS-триггера получается из таблицы переходов путем составления дизъюнктивной нормальной формы (ДНФ) и ее минимизации. При этом необходимо учитывать, что 
, так как комбинация R=1, S=1 является запрещенной. В результате получаем:
| 
|
Синхронные RS-триггеры
Синхронный RS-триггер можно рассматривать как асинхронный с дополнительной входной логикой, на которую кроме информационных сигналов S и R действует импульс синхронизации С. Sa и Ra сигналы на входе асинхронного триггера, a S и R – на входах синхронного, С – сигнал синхронизации. Для большей наглядности в таблице приведены значения выходных сигналов триггера, соответствующие входной информации – Qt+1.
При отсутствии синхронизирующего сигнала (С = 0) триггер не должен переключаться, независимо от входной информации (Qt+1=Qt), поэтому Sa=Rа=0. При С=1 триггер изменяет свое состояние в соответствии с поступившей на входы S и R информацией, поэтому такие же информационные сигналы должны быть на входах Sa и Ra асинхроннного триггера.
Получаем функции Sa и Ra, которые после минимизации принимают вид
; 
.
Синхронный триггер на элементах ИЛИ–НЕ
Дата добавления: 2022-06-11; просмотров: 29; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!