Правила переключения триггера
Лекция №8. Структура ЭВМ.
Дешифраторы.
Дешифраторы находят широкое применение в узлах и устройствах ЭВМ. Дешифраторы предназначены для декодирования (распознавания) кодовых комбинаций (адрес устройства, код операции и т. д.).
Дешифратор адреса
Дешифратор адреса – это устройство входящее в состав другого устройства опознающее собственный адрес этого устройства (рис. 1).
Рассмотрим построение дешифратора адреса на примере. Построим дешифратор адреса для четырехразрядной адресной шины А3, А2, А1, А0.
 |
Рис. 1.
 |
Шина – это канал передачи электрических сигналов, который может состоять из нескольких параллельных проводников. Шина, предназначенная для передачи адреса устройства или его элемента, называется шиной адреса.
Дешифратор адреса предназначен для опознавания адреса устройства A.
Рис. 2.
Адрес представляется многоразрядным двоичным числом (рис. 2).
A3A2A1A0 (2) – запись адреса в двоичной системе счисления
A10 = A3* ´ 23 + A2* ´ 22 + A1* ´ 21 + A0* ´ 20 - адрес в десятичной системе счисления
Если на вход дешифратора подается собственный адрес устройства, то на выход подается единичный сигнал » 5 В. Если на вход подается не собственный адрес, то на выход подается нулевой сигнал » 0,2 В.
Правило построения дешифратора адреса
1. Произведем перевод адресного кода из десятичной системы счисления в двоичную систему счисления и дополним полученное двоичное число слева нулями до необходимой разрядности n +1.
|
|
|
2. Построим логическое выражение которое будет являться логическим произведением n сомножителей. Каждый сомножитель является элементарным высказыванием или элементарным высказыванием взятым с отрицанием. Сопоставим с каждым входом дешифратора элементарное высказывания:
А i , ( i =0,..., n ): А n ,…,А2, А1, А0.
3. Запишем логическое выражение в виде логического произведения высказываний Bi ( i = 0,..., n ), количество которых совпадает с количеством разрядов адресной шины n +1.
При этом каждый сомножитель Bi( i = 0,..., n ) равен:
Ai (i = 0,..., n ), если соответствующий разряд двоичного числа равен 1;
Ø Аi (i = 0,..., n ), если соответствующий разряд двоичного числа равен 0.
4. Применим алгоритм построения логических схем.
Пример 1 дешифратора (рис. 3).
Допустим, адрес устройства, которое подключается к адресной шине, равен 510 (0l0l2).
По сигналу с дешифратора это устройство должно активизироваться, если на адресной шине появляется сигнал, равный пяти (Аз = 0, A 2 = 1, А1 = 0, А0 = 1), т. е. дешифратор распознает адресный код, равный пяти, и при этом на выходе дешифратора вырабатывается сигнал, равный логической единице.
При любом другом значении адресного кода на выходе дешифратора вырабатывается сигнал, равный логическому нулю.
|
|
|
Адрес равен 510 = 1012 = 01012
Пример 2 (рис. 4).
1310 = 131201102, n = 4
F = А3 & А2 & ØА1 & А0
Дешифратор кода операции
Другим типом наиболее распространенных дешифраторов являются дешифраторы, преобразующие n-разрядное входное двоичное число (код) в единичный сигнал на одном из 2nих выходов. Такие дешифраторы могут использоваться, например, для определения исполняемых машинных команд в устройстве управления ЭВМ. Обозначение дешифратора на электронных схемах показано на рис 5.
Пример дешифратора команд с таблицей истинности (табл.1)показанна рис. 7.
Таблица 1
| Х | Y | Fo | F1 | F2 | F3 | X | Y | Fo | F1 | F2 | F3 | |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | |
| 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 |
На вход такого дешифратора подается n-разрядное двоичное число с помощью которого задается код операции. Единичный сигнал возникает на том выходе дешифратора номер, которого равен числу, поступающему на его вход. На остальных выходах формируется нулевой сигнал.
Структурная схема дешифратора показана на рис. 6.
 |
 |
2. Сумматор
Полусумматор
|
|
|
Полусумматор это устройство, выполняющее сложение двух одноразрядных двоичных чисел с формированием признака переполнения. Полусумматор осуществляет сложение двоичных одноразрядных чисел по следующим правилам:
0+0=00; 0;+1=01; 1+0=01; 1+1=10.
Полусумматор (рис. 8) с таблицей состояний (табл. 2) имеет два входа (А – первое слагаемое, В – второе слагаемое) и два выхода (S– значение суммы в данном разряде, Р - значение переноса в старший разряд). В этом устройстве отсутствует третий вход для переноса единицы из младшего разряда.
Таблица 2.
| А | В | P | S |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Построение полусумматора
Логические выражения, определяющие состояние выходов S и Р,имеют следующий вид:
S = A • ù B + ù A • B (*),
Р = А • В.
Преобразуем логическое выражение для выхода S, сложим выражение (*) с тождественно ложным высказыванием
А• ù А + В• ù В
S = A • ù B + ù A • B + А• ù А + В• ù В
Воспользуемся коммуникативными и дистрибутивными свойствами:
S = ( ù А + ù В) • (А+В)
С учетом закона де Моргана имеем:
S = ù (А • В) • (А+В).
По полученному выражению построим схему полусумматора (рис. 9).
 |
Одноразрядный сумматор
Это устройство производит сложение в 1-ом разряде многоразрядного двоичного числа.
|
|
|
 |
Обозначение одноразрядного сумматора показано на рисунке 10.
Сложение в одноразрядном двоичном сумматоре осуществляется в два этапа:
1. производится сложение значений разрядов А, В. Этот этап выполняется первым полусумматором, в результате формируется сумма S и признак переполнения Р;
2. к полученной сумме S добавляется признак переноса Р0, при этом формируется значение S. Признак переполнения P может возникнуть либо при выполнении сложения первым полусумматором, либо вторым полусумматором.
Таблица состояний определяет функционирование одноразрядного двоичного сумматора (табл. 3).
Таблица 3
| Значение разряда первого слагаемого А | Значение разряда второго слагаемого В | Значение переноса из младшего развила P0 | Значение разряда суммы S | Значение переноса в старший разряд Р |
| 0 1 0 1 0 1 0 1 | 0 0 1 1 0 0 1 1 | 0 0 0 0 1 1 1 1 | 0 1 1 0 1 0 0 1 | 0 0 0 1 0 1 1 1 |
На рис. 11 показана схема одноразрядного двоичного сумматора с тремя входами, построенная с использованием двух полусумматоров и схемы ИЛИ.
 |
Последовательно соединяя несколько одноразрядных сумматоров, можно построить многоразрядный двоичный сумматор (рис. 12).
 |
| Pn+1 | Pn | Pn-1 | … | P0 | = 0 | |
| + | An | An-1 | … | A0 | ß | A |
| Bn | Bn-1 | … | B0 | ß | B | |
| Sn | Sn-1 | … | S0 | ß | S |
Триггеры
Триггер является одноразрядным элементом памяти, с использованием которого строятся регистры, оперативная память ЭВМ, счетчики и многие другие устройства ЭВМ. Триггер – простейшее запоминающее устройство, предназначенное для хранения одного двоичного разряда.
Триггер представляет собой электронную схему, которая может находиться в одном из двух устойчивых состояний: нулевом состоянии и единичном состоянии.
Триггер имеет два выхода:Q и Q. Выход Q называют прямым, а Q -инверсным.
Если триггер находится в единичном состоянии, то на прямом выходе Q выставляется напряжение, соответствующее логической единице, а на инверсном выходе Q выставляется напряжение, соответствующее логическому нулю.
Если триггер находится в нулевом состоянии, то на прямом выходе Q выставляется напряжение, соответствующее логическому нулю, а на инверсном выходе Q выставляется напряжение, соответствующее логической единице.
Триггер может иметь один или несколько входов.При поступлении сигналов на входы триггера исходное состояние может меняться на противоположное.
Количество входов и правила изменения состояния триггера в зависимости от наличия или отсутствия входных сигналов определяются типами триггеров, которых существует более десятка.
Рассмотрим работу триггеров нескольких типов.
Асинхронный RS – триггер.
АсинхронныйRS-триггер имеет два входа, обозначенные латинскими буквами S (от английского слова set — установить в состояние 1) и R (от английского слова reset — сбросить).
Если на вход S подать единичный сигнал, то триггер установится в единичное состояние. Если подать единичный сигнал на вход R, то триггер перейдет в нулевое состояние.
Обозначение RS-триггера на электронных схемах (таблица изменений состояний - см. табл. 1) показано на рис. 1.
Таблица 1
| t | t+1 | ||
| R | S | Q(t) | Q( t +1) |
 0
| 0 | 0 |  0
|
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 |  1
|
 0
| 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | * |
| 1 | 1 | 1 | * |
* - неопределенное состояние триггера
Правила переключения триггера:
1. При подаче на входы RS-триггера нулевых значений состояние триггера не меняется, данный режим называется режимом хранения.
2. При подаче на вход S единичного сигнала независимо от состояния триггера он будет переведен в единичное состояние.
3. Независимо от состояния триггера он будет переведен в нулевое состояние, если на вход R подается единичный сигнал
4. При подаче на входы RS-триггера единичных сигналов мы получаем неопределенное состояние триггера.
В таблице изменений состояний символом t отмечен момент времени до подачи сигналов на входы триггера, а символом t + 1 — момент времени после поступления этих сигналов. Таким образом, Q ( t ) - состояние выхода Q до подачи, а Q ( t +1) – после подачи сигналов на входы триггера. Состояния выхода Q: Q ( t ), Q ( t +1) в таблице не указываются, так как они являются инверсными по отношению к выходу Q и легко определяются.
Комбинация входных сигналов, при которых конечное состояние триггера неопределенно (случайно), называется запрещенной комбинацией. Такими запрещенными комбинациями для RS-триггера является совокупность единичных сигналов, поданных одновременно на входы R и S . При этих комбинациях входных сигналов триггер может случайно принять любое из двух состояний.
Для правильного функционирования триггера появление запрещенной комбинации на его входах должно быть исключено.
RS-тригтер можно построить из двух двухвходовых схем: И-НЕ или ИЛИ-НЕ.
Вариант построения RS-триггера с использованием элементов ИЛИ-НЕ и соответствующая построенной схеме таблица истинности (табл. 2) показаны на рис. 2.
Таблица 2
| R | S | Q | Q |
| 0 | 0 | H | H |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | * | * |
H - состояние триггера не меняется;
* - неопределенноесостояние триггера
Схема RS -триггера
Докажем что это устройство триггер. Подадим на вход R равные 0, а на вход S сигнал равный 1. Докажем, что если на входе Q установлен единичный сигнал, то при этом Q установлен нулевой сигнал, и наоборот.
На вход верхней схемы подаются сигналы 0 с выхода Q, и сигнал 1 с выхода Q на вход нижней схемы. Тогда в соответствии с таблицей истинности стрелки Пирса на выходе этого элемента устанавливается сигнал, равный 0. Этот 0 с выхода Q поступает на вход верхней схемы (рис. 4).
Аналогично докажем обратное: если на выходе Q сигнал 0, то на инверсном выходе Q – сигнал 1.
Домашнее задание к зачету: три схемы триггера (карандаш+линейка) с доказательствами в виде текста (рассмотреть все остальные комбинации входных сигналов и состояний) и таблицы переходов (запрещенные комбинации не рассматривать).
D -триггер
 |  | ||
D-триггер (рис. 5) имеет один информационный вход D и вход синхронизации С. Одна из возможных функциональных схем такого триггера и обозначения на схемах показаны на рис. 6.
Правила переключения триггера
1. Если С = 0, то состояние D-триггера устойчиво и не зависит от сигнала на его информационном входе.
2. При подаче на вход синхронизации сигнала С = 1 информация на прямом выходе Q будет повторять сигнал, подаваемый на вход D.
Таблица изменений состояний триггера приведена в табл. 4.
Таблица 4
| t | t+1 | |
| D | C | Q(t+1) |
| 0 | 0 | Q(t) |
| 1 | 0 | Q(t) |
| 0 | 1 | 0 |
| 1 | 1 | 1 |
Заметим, что в случае поступления сигнала на вход D в отсутствии синхроимпульса (т.е. С = 0) состояние выхода Q сохраняется; оно изменяется лишь после появления следующего синхроимпульса (С = 1). Таким образом, D-триггер осуществляет задержку поступающего на его информационный вход сигнала на время, не превосходящее один такт синхронизации.
Докажем, что если на вход С подается единичный сигнал, а на вход D – нулевой, то на выходе триггера Q будет установлен нулевой сигнал, а на выходе Q – единичный.
Если на вход D подается 0, а на С – 1, то на выходе схемы 1 в соответствии с таблицей переходов устанавливается единичный сигнал. Этот единичный сигнал подается на вход схемы 2. На входе схемы 2 имеются две единицы, значит в соответствии с таблицей на выходе будет 0.
Заметим, что на одном из входов схемы 4 установлен нулевой сигнал. Их этого следует в соответствии с таблицей истинности операции штрих Шеффера, что на выходе элемента штрих Шеффера будет установлен единичный сигнал. Этот единичный сигнал поступает на вход схемы 3. Поэтому, учитывая наличие двух единичных сигналов на входе схемы 3, делаем вывод, что на выходе триггера Q будет нулевой сигнал.
Что и требовалось доказать.
Домашнее задание к зачету: пять схем триггера (карандаш+линейка) с доказательствами в виде текста (рассмотреть все остальные комбинации входных сигналов и состояний) и таблицы переходов.
Т-триггер
Т-триггер (триггер со счетным входом) имеет один вход. Он "переворачивается", изменяя свое состояние, каждый раз, при изменении потенциала на его входе.
Воздействие на триггер может оказываться в течение всего времени действия единичного импульса (триггер со статическим входом) или же в течение времени изменения значения сигнала (в течение времени перепада напряжения на входе триггера - триггер с динамическим входом). Триггер с динамическим входом может срабатывать по фронту (рис. 7), изменяя свое состояние с нулевого уровня на единичный, или срезу (рис. 8) входного импульса, при изменении входного сигнала с единичного уровня на нулевой уровень.
 |
Аналогичный временной сдвиг имеется и у триггера срабатывающего по срезу.
Т-триггер может быть получен из D-триггера введением обратной связи (рис. 9). Докажем это:
Пусть триггер находится в состоянии 0. Тогда на выходе Q устанавливается нулевой сигнал, а на выходе Q – единичный.
Этот единичный сигнал поступает на D-вход Т-триггера. При подаче фронта импульса D-триггер изменит свое состояние в соответствии с сигналом, поступившим на D-вход, то есть его состояние станет =1. Теперь мы имеет единичное состояние триггера. Значит, на Q выходе – 1, на Q – 0. Нулевой сигнал опять же поступает на вход D. При появлении очередного синхроимпульса триггер изменит свое состояние на нулевое, так как на входе D имеет место нулевой сигнал.
Таким образом, данная схема соответствует работе T-триггера. Что и требовалось доказать.
Двоичный счетчик
Двоичный счетчик – это электронное устройство, которое служит для подсчета количества двоичных импульсов, поступающих на его вход. Обозначение 4-х разрядного двоичного счетчика на схемах показано на рисунке 10.
Максимальное значение, которое может быть записано в этот счетчик определяется следующим образом:
2n – 1;
Если счетчик четырех разрядный, то максимальное количество импульсов не может быть больше 15: 13121110.
Схема двоичного счетчика.
Двоичный счетчик строится на базе Т-триггера. 4-х разрядный счетчик включает в себя 4 Т-триггера (рис. 11):
 |
Допустим, в счетчике первоначально записано число 11, то триггер Т0 будет в состоянии 1, Т1 – 1, Т2 – 0, Т3 – 1: 1110 = 130211102.
Триггер Т0 изменит свое состояние на противоположное, если на вход триггера поступает фронт импульса, то есть если напряжение на его входе изменяется с низкого уровня на высокий. Поэтому триггер Т0 изменит свое состояние и его новым состоянием будет 0.
Определим в каком состоянии будет находиться триггер Т1. Вход триггера Т1 связан с выходом Q0 (инверсный выход триггера Т0). Если триггер Т0 находится до подачи импульса в единичном состоянии, то на его инверсном выходе был установлен уровень напряжения, соответствующий логическому нулю (низкий уровень напряжения). После подачи импульса на вход триггера Т0 он изменил свое состояние на нулевое и на инверсном выходе установился высокий уровень напряжения, соответствующий логической единице.
Таким образом, при изменении состояния триггера Т0 сигнал на инверсном выходе изменился с нулевого уровня на высокий уровень, то есть на инверсном выходе появился фронт.
Триггер Т1 изменяет свое состояние при появлении на его входе фронта, то есть его состояние изменяется с единичного на нулевое.
Аналогично можно доказать, что состояние триггера Т2 также изменится и примет значение 1.
Рассмотрим как изменится состояние триггера Т3. Вход триггера Т3 связан с инверсным выходом Т2. Состояние триггера Т2 изменилось с нулевого на единичное. Поэтому на инверсном выходе триггера Т2 напряжение изменилось с высокого уровня (1) на низкий уровень (0). То есть возникает срез. Триггер Т3 изменяет свое состояние только при поступлении фронта, то есть в данной ситуации он не изменит своего состояния и останется =1.
Дата добавления: 2021-06-02; просмотров: 72; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!