Двоичные счетчики с параллельным переносом. Методика синтеза двоичных счетчиков с параллельным переносом.
Счётчик числа импульсов — устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов.
Для повышения быстродействия в счетчике организован параллельный перенос. Параллельный перенос можно сделать в счетчике из 4-х разрядов, т.к. внутренняя схема "И" JK-триггера имеет три входа. Поэтому, при количестве разрядов счетчика больше 4, счетчик разбивается на группы, группа имеет четыре разряда и параллельный перенос, а между группами последовательный перенос. Время срабатывания этого счетчика определяется временем срабатывания JK-триггера.
Недвоичные счетчики. Методика синтеза недвоичных счетчиков.
Недвоичные счетчики. Недвоичные счетчики имеют Ксч¹2m. Принцип их построения заключается в исключении некоторых устойчивых состояний обычного двоичного счетчика. Избыточные состояния исключаются с помощью обратных связей внутри счетчика. Как было показано ранее, количество триггеров в недвоичном счетчике есть округленное до большего целого числа значение mнедв=[log2Kсч]. Поэтому, если задействовать все возможные состояния m триггеров, то счетчик окажется двоичным. Организуя обратные связи в двоичном счетчике таким образом, чтобы определенными выходными кодовыми комбинациями осуществлять либо его обнуление, либо установку в состояние, отличное от очередного, реализуется недвоичный счетчик с произвольным Ксч. Часть состояний двоичного счетчика, таким образом, пропускаются. Наибольший интерес среди недвоичных счетчиков представляют двоично-десятичные счетчики с Ксч=10, которые строятся на основе четырех счетных триггеров. Важность этого класса счетчиков заключается в том, что с их помощью легко может быть осуществлен вывод содержимого счетчика в десятичном коде. Действительно каждый двоично-десятичный счетчик имеет десять устойчивых состояний и соответствует одному разряду десятичной системы счисления. В условном графическом обозначении функция двоичного счетчика определяется символами «СТ». В случае, если счетчик не двоичный, то рядом с этими символами проставляется цифра, соответствующая модулю счета. В маркировке микросхем функция счетчика кодируются символами «ИЕ».
|
|
|
Одноразрядные сумматоры.
Схема одноразрядного сумматора может быть построена на логике вычисления одноименных i-x разрядов. При этом таблица истинности примет вид:
xi
Pi=xiyi+xipi-1+yipi-1 СХЕМА СУММАТОРА: xi
yi
pi-1
SM
1
2
pi-1
S
pi
zi
pi
Одноразрядные сумматоры применяются редко, иногда в схемах последовательного сложения чисел. При этом используются сдвигающие регистры и путем разрядного сложения, результат остается в одном из регистров. Время сложения: tSM ≈ τSMn + τсдn
|
|
|
τSM – время задержки; τсд – время сдвига числа; n - число разрядов. С целью сокращения времени суммирования используются многоразрядные сумматоры (параллельные сумматоры).
Многоразрядные сумматоры последовательного действия.
Существует два способа сложения в многоразрядных сумматорах: a) Последовательное суммирование. b) Параллельное суммирование.
Последовательное суммирование строится на основе одноразрядного комбинационного сумматора. Разряды подаются в сумматор по одному каналу последовательно во времени. В первый такт работы на входы ai bi подаются два слагаемых низшего разряда. После сложения выдается сумма Si на запоминающее устройство данного разряда. Цифра переноса ci+1 запоминается в триггере Т. В следующем такте работы на вход сумматора поступают слагаемые следующего разряда и из триггера цифра переноса низшего разряда. После суммирования сумма подается во внешнюю схему, а цифра переноса запоминается в триггере и подается в сумматор при подаче следующего более высокого разряда и т. д. до сложения всех разрядов. Достоинство: простота исполнения. Недостаток такого суммирования – малое быстродействие.
|
|
|
Арифметико-логические устройства.
Арифметико-логические устройства позволяют выбирать вид выполняемой операции при помощи кода, подаваемого на специальные ножки микросхемы. Это позволяет программировать одно и то же устройство для выполнения различных функций. Разработка такого устройства позволило обменивать большую скорость выполнения отдельных операций на сложность реализуемого алгоритма, что, в конце концов, привело к разработке микропроцессорных систем. Развитие этих систем изменило окружающий нас мир.
Цифровые компараторы.
Цифровые компараторы выполняют сравнение двух чисел, представленных в двоичном коде. Число входов компаратора определяется разрядностью сравниваемых двоичных кодов чисел a и b. Цифровой компаратор имеет три выхода, на которых формируются сигналы в условиях a = b, a > b) и a < b. На рис. 1 слева показана схема одноразрядного компаратора, а справа - условное обозначение четырехразрядного компаратора.
Рис. 1.
Компаратор аналоговых сигналов — электронная схема, принимающая на свои входы два аналоговых сигнала и выдающая логический "0" или "1", в зависимости от того, какой из сигналов больше. Часто компараторы строятся на основе операционных усилителей, несколько реже — на основе логических элементов, охваченных обратной связью.
Дата добавления: 2020-12-12; просмотров: 223; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!