Оперативное запоминающее устройство

Статическое ОЗУ

Микросхемы ОЗУ обозначаются буквами РУ, например, 537РУ8. По-английски ОЗУ называется RAM (Random Access Memory - память с произвольным доступом).

В статическом ОЗУ (SRAM) элементом памяти является триггер. Оно характеризуется тем, что может хранить информацию сколь угодно долго без обращения к нему (записи или чтения).

Характеристики SRAM в значительной степени определяются применяемой технологией. Вследствие большой потребляемой мощности (до 1 Вт) и др. проблем, редко применяются ОЗУ серий 100, 500, 1500 (технологии ЭСЛ). Большая рассеиваемая мощность не позволяет создавать ОЗУ большой ёмкости (256х1, 32х4), а малая задержка (20 – 45 нс) в настоящее время достигается и при использовании других технологий. Даже более современная серия К6500 с использованием арсенида галлия не получили распространение. В настоящее время наиболее распространёнными являются статические ОЗУ, выполненные по технологии И²Л, ТТЛШ и КМОП. Реже – nМОП.

На рисунке 4.2 показано условное графическое изображение микросхемы статического ОЗУ ёмкостью 4Кх8.

Статические ОЗУ на биполярных транзисторах

ОЗУ на биполярных транзисторах чаще всего выполнены по комбинированной технологии И²Л-ТТЛ.

На рисунке 4.3 показан элемент памяти (ЭП), который выполнен по технологии И²Л-ТТЛ. Транзисторы VT1 и VТ3 являются инжекторами. ЭП представляет собой триггер на транзисторах VT2, VT4.

Если сигнал от дешифратора адреса DCA = «0», то триггер находится в состоянии хранения. Например, VT2 открыт на его коллекторе «0», который, подаваясь на базу VT4, закрывает его. Если VT4 закрыт, то «1» на его коллекторе поддерживает открытым VT2.

Если сигнал DCA = «1», то в режиме чтения состояние ЭП считывается, а в режиме записи - записывается в ячейку памяти (ЯП). Например: D = «l». Если D = «l», то VT2 закрыт, т. к. на обоих эмиттерах единицы. Раз VT2 закрыт, то на его коллекторе «1», которая открывает VT4, на эмиттере которого логический «0».

Распространённой серией ОЗУ, выполненной по технологии И²Л-ТТЛ, является 541 серия. На рисунках 4.4 и 4.5 изображены ИМС 541РУ2 и 541РУЗ. Они имеют напряжение питания U_пит = + 5 В, ток потребления - I_потр = 100 мА.

Обычно одноразрядные ОЗУ имеют раздельные входную ШД (DI – Data Input – «вход данных») и выходную ШД (DO - Data Output – «выход данных»), т. к. при этом необходимо всего два контакта. А 4-разрядные и 8-разрядные микросхемы имеют общую двунаправленную ШД.

Рассмотрим на примере 541РУ2 таблицу истинности и временную диаграмму в режиме записи (рис. 6).

CS	R/W	A	D	Режим
1	Х	Х	Z	Хранение
0	0	А	DI	Запись
0	1	А	DO	Чтение

Наиболее важные временные параметры ОЗУ:

- t_su (Set Up) - время установки;

- t_wr (Write) - время записи;

- t_h (Ноld) - время сохранения;

- t_wr (Valid) - время сохранения;

- t_cyw (Cycle Write) - время цикла записи;

Для 541РУ2: t_su = 50 нc, t_wr = 60 нc, t_v = 30 нc.

Время цикла записи: t_cyw = t_su + t_wr + t_wr =140 нc.

Временная диаграмма цикла чтения показана на рисунке 4.7. В момент установки адреса должен быть задан режим чтения: CS = «0», RD / WR = «1». Спустя время t после установки адреса, на шине данных появляются данные. После того, как CS = «1», ШД переходит в 3-е состояние.

Некоторые ИМС ОЗУ имеют модификации, например 541РУ2А, 541РУ2Б. Если в процессе проверки ОЗУ на производстве выясняется, что повреждены некоторые ЯП, находящиеся в одной строке, а остальные части микросхемы исправны, то в паспорте указывают неисправный разряд адреса.

Дата добавления: 2019-03-09; просмотров: 181; Мы поможем в написании вашей работы!

Поделиться с друзьями:

⇐ Предыдущая 24 25 26 27 282930 31 32 33 Следующая ⇒

Мы поможем в написании ваших работ!