Основные структуры запоминающих устройств



Адресные ЗУ представлены в классификации статическими и динамически ми оперативными устройствами и памятью типа ROM. Многочисленные варианты этих ЗУ имеют много общего с точки зрения структурных схем что делает более рациональным не конкретное рассмотрение каждою ЗУ в полном объеме, а изучение некоторых обобщенных структур с последую­щим описанием запоминаюшнх элементов для различных ЗУ.

Общность структур особенно проявляется для статических ОЗУ и памяти типа ROM- Структуры динамических ОЗУ имеют свою специфику и россмотрены а § 4 7 Для статических ОЗУ и памяти типа ROM наиболее характерны структуры 2D, 3D и 2DM

Структура 2D

В структуре 2D (рис. 4.3) запоминающие элементы ЗЭ организованы в при моугольную матрицу размерностью М = k < т, где М — информационная емкость памяти в битах; к — число хранимых сяов; m — их разрядность.

(внизу усилитель записи\считывания)

Дешифратор адресного кода DC при наличии разрешающего сигнала CS (Шр Select — сигнала выбора микросхемы) активизирует одну из выхоли н> линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово, адрес которого соответствует номс-ру строки Эле­мент одного столбца соединены вертикальной линией — внутренней ли­шен данных (разрядной линией, линией записи/считывания У Элементы столбца хранят одноименные биты всех слов. Направление обмена опреде ляется усилителями чтения/записи под воздействием сигнала R/W (Read — чтение, Write — запись).

Структура типа 2D применяется лишь в ЗУ малой информационной емко­сти, т к. при росте емкости проявляется несколько ее недостатков, наибо- jk очевидным из которых является чрезмерное усложнение дешифратора адреса (число выходов дешифратора равно числу хранимых слов)

Структур 3D позволяет резко упростить дешифраторы адреса с помошью двухкоординатной выборки запоминающих элементов. Принцип двухкоор­динатной выборки поясняется (рис. 4.4, а) на примере ЗУ типа ROM, реа­лизующего только операции чтения данных.

Здесь код адреса разрядностью п делится на две половины, кажлан из кото­рых декодируется отдельно. Выбирается запоминающий элемент, находя­щийся на пересечении активных линий выколов обоих дешифруй оров. Та­ких пересечений будет как раз

Суммарное число выходов обоих дешифраторов составляет что гораздо меньше, чем 2Л при реальных значениях л. Уже для ЗУ неболь­шой емкости видна эта существенная разница: для структуры 2D при хране­нии tK слов потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D нужны два дешифратора с 32 выходами каждый. Недос­татком структуры 3D в первую очередь является усложнение элементов па­мяти, имеющих двухкоординатную выборку.

Структура типа 3D, показанная на рис. 4 4, а для ЗУ с одноразрядной орга­низацией, может применяться и в ЗУ с многоразрядной организацией (ркс. 4.4, б), приобретая при этом "трехмерный" характер. В этом случае иг сколько матриц управляются от двух дешифратор®, относительно которых они включены параллельно. Каждая матрица выдает один би-i адресованного с;ова, а число матриц равно разрядности хранимых слов

Структуры типа 3D имеют также довольно ограниченное применение, по­скольку в структурах типа 2DM (2D модифицированная) сочетаются досто­инства обеих рассмотренных структур — упрощается дешифрация адреса и не требуются запоминающие элементы с двухкоординагной выборкой.

ЗУ типа ROM (рис. 4.5, я) структуры 2DM для матрицы запоминающих эле ментов с адресацией от дешифратора ПСх имеет как бы характер структуры 2D: возбужденный выход дешифратора выбирает целую строку. Однако в от­личие от структуры 2D, длина строки не равна разрядност и хранимых слов, а многократно ее превышает. При этом число строк матрицы у мены пае ген и, соответственно, уменьшается число выходов дешифратора Для выбора одной из строк служат не все разряды адресного кода, а их часть Ап Остальные разряды адреса (от А* | до А^) используются, чтобы выбрать не­обходимое слово из того множества слов, которое содержится в строке. Это выполняется с помощью мультиплексоров, на адресные входы которых по­даются коды At-|„. А,. Длина строки равна m2k, где m — разрядность храни­мых слов. Из каждого "отрезка" строки длиной 2* мультиплексор выбирает один бит. На выходах мультиплексоров формируется выходное слово. По раз решению сигнала CS, поступающего на входы ОЕ управляемых буферов с тремя состояниями, выходное слово передается на внешнюю шину.

 

ОЗУ статического типа.

Область применения относительно дорогостоящих статических ОЗУ в сис­темах обработки информации определяется их высоким быстродействием. В частности, они широко используются в кэш-памяти, которая при сравни­тельно малой емкости должна иметь максимальное быстродействие.

Статические ОЗУ (SRAM), как правило, имеют структуру 2DM. часть их при небольшой информационной емкости строится по структуре 2D

Запоминающими элементами статических ОЗУ служат триггеры с цепями установки и сброса. В связи с этим статические ОЗУ называют также григ- Гернымн. Триггеры можно реализовать по любой схемопинплогии. Запоминающие элементы статических ЗУ

Запоминающий элемент зу на л-моп транзисторах (рис. 4.26, й) представ­ляет собой RS-триггер на транзисторах Т1 и Т2 с ключами выборки ТЗ hi т4. При обращении к данному зэ появляется высокий потенциал на тине вы борки ШВ, (через i, j соответственно обозначены номера строки и столбца, на пересечении которых расположен ЗЭ^>. Этот потенциал открывает ключи выборки (транзисторы ТЗ, Т4> по осей строке, и выходы триггеров строки соединяются со столбцовыми шинами считывания записи. Одна из столб­цовых шин связана с прямым выходом триггера (обозначена черел DjJ, дру­гая — с инверсным (Dj) Через столбцовые шины можно считывать состоя­ние триггера (штриховыми линиями показан дифференциальный усилитель считывания). Через них же можно записывать данные в триггер, подавая низкий потенциал жнического нуля на ту или иную шину.

При подаче нуля на выход Dj снижается стоковое напряжение транзистора TI, что запирает транзистор Т2 и повышает напряжение на его стоке Это открывает транзистор TI и фиксирует созданный на его стоке низкий уро­вень даже после снятия сигнала записи. Триггер установлен б состояние логической единицы. Аналогичным образом нулевым сигналом по шине О, можно установить тржтгр в нулевое состояние. При выборке строки со своими столбцовыми шинами соединяются все триггеры строки, но только одна пара шин связывается с выходными цепями считывания или входной цепью записи в соответствии с адресом столбца.

Резисторы г служат для уменьшения емкостных токов в моменты открыва­ния ключевых транзисторов и реализуются как части диффузионных облас­тей этих транзисторов. Внешняя организация и временные диаграммы статических ЗУ

В номенклатуре статических ЗУ представлены ИС с одноразрядной и сло­варной организацией. Внешняя организация статического ЗУ емкостью 64 Кбита (8К*8> показана на рис, 4.28. Сос;ав и функциональное назначе­ние сигналов адреса А(2-о, выборки кристалла CS, чтения/записнR/W со ответствуют рассмотренным выше сигналам аналогичного типа. Входы и выходы ИС совмещены и обладают свойством двунаправленных передач.

Имеется также вход ОЁ разрешения по выходу, пассивное состояние кото­рого (ОЕ = Н) переводит выходы в третье состояние. Работа ЧУ отобража­ется таблицей

ФункционированиеЗУ во времени ре«;ламенткруетсявременными лиа( раммами, устанавливаемыми изготовителем. В основу кладутся определенные требовании. Например, чтобы исключить возможность обращении к другой ячейке, рекомендуется подавать адрес раньше, чем другие сингалы, с онере жегшем на время его декодирования. Адрес должен держаться в течение всего цикла обращения к памяти.

V-AJ

А ^С Адрес установлен УС

Затем следует податьсигналы, определяющие направление передачи данных и, если предполагается запись, то записываемые данные, а также си талы выборки кристалла и, при чтении, разрешения выхода. Среди этих сигналов будет и стробируюший, т. с, выделяющий временной интервал непосредст­венного выполнении действия. Таким сигналом для разных ЗУ может слу­жить как смшал R/W, так и сигналCS

Статические ЗУ подразделяются на асинхронные и тактируемые. В такти­руемых ЗУ к определенным сигналам (как правило, к сигналу CS) предъяв­ляется требование импульсного характера, согласно которому после активи­зации сигнала он обязательно должен вернуться к пассивному уровню и только после этого возможна его активизация в следующем цикле обраще­ния к памяп!. В асинхронных ЗУ такие требования отсутствуют и, напри­мер, разрешение работы может производиться постоянным уровнем CS = L на протяжении множества циклов обращения к памяти. Статические ОЗУ энергозависимы — при снятии питания информация в триггерных запоминающих элементах теряется- Можно придать им искусст­венную энергонезависимость с помощью резервного источника питания. Это наиболее пригодно для ЗУ на элементах К МОП, т. к. они в режиме хранения потребляют чрезвы чай но малую мощность.

 

 

ОЗУ динамического типа.

В динамических ЗУ (DRAM) данные хранятся в виде зарядов емкосгей МОП-структур и основой ЗЭ является просто конденсатор небольшой ем кости.

 

В режиме хранения ключевой транзистор заперт. При выборке данного ЗЭ на затвор подается напряжение, отпирающее транзистор. Запоминающая емкость через проводящий канал подключается к линии записи считывания и в зави­симости от заряженного или разряженного состояния емкости различно нлин- ет па потенциал линии записи-считывания. При записи потенциал линии за­писи-считывания передается на конденсатор, определяя его состояние.

Процесс чтения состояния запоминающего элемента Фрагмент ЗУ (рис. 4,33) показывает ЗЭ, усилитель считывания УС а также ключи К1 и КО соответ­ственно записи единицы и нуля. К линии записи-считывания (ЛЗС) под­ключено столько ЗЭ, сколько строк имеется в запоминающей матриие. Осо бое значение имеет емкость ЛЗС Сл, в силу большой протяженностилиниии большого числа подключенных к ней транзисторов многократно превы­шающая емкость ЗЭ.

Перед считыганнем производится прензаряд ЛЗС Имеются варианты ЗУ с предзарядом ЛЗС до уровня напряжения питания и до уровня его половины. При считывании нуля к ЛЗС подключается емкость С,, имевшая нулевой заряд Часть заряда емкости Ся перетекает в емкость C,t и напряжения на mix уравниваются. Потенциал ЛЗС снижается на величину АГ, которая и является сигналом, поступающим на усипитель считывания, При считыва­нии единицы, напротив, напряжение на С, составляло вначале величину и«. и превышало напряжение на ЛЗС При подключении С, к ЛЗС часть заряда стскаст с запоминающей емкостие Сл и напряжение на ЛЗС уве­личивается на AU. Кроме того, считывание является разрушающим — подключение запоми­нающей ем кос) и к ЛЗС изменяет ее заряд. Мерами преодоления отмеченных недостатков служат способы увеличения емкости С, (без увеличении плошали ЗЭ), уменьшения емкости ЛЗС и при­менение усилителей-регенераторов для считывания данных.

В направлении увеличения С3 можно указать разработку фирмой Сименс нового диэлектрика (двуокиси титана ТЮ?), имеющего диэлектрическую постоянную в 20 раз большую, чем Si02 Это позволяет при той же емкости сократить площадь ЗЭ почти в 20 раз или увеличить С:, даже при уменьше­нии ее плошали. Имеются и варианты с введением в ЗЭ токоусиливаюших структур, что также эквивалентно увеличению емкости ЗЭ

Уменьшения емкости ЛЗС можно достичь "разре занием" гггой линии на две половины с включением дифференциального усилителя считывания в раз­рыв между половинами ЛЗС (рис. 4.35, а). Очевидно, что такой прием вдвое уменьшает емкость линий, к которым подключаются запоминающие емко­сти, т. е. адвое увеличивает сигнал AU.

 


Дата добавления: 2018-05-31; просмотров: 576; Мы поможем в написании вашей работы!

Поделиться с друзьями:






Мы поможем в написании ваших работ!