Синхронные и асинхронные RS-тг 1 и 2 ступенчатые.
Асинхронные RS-триггеры имеют два информационных входа: вход S для установки 1, вход R для установки 0 и два выхода: прямой и инверсный . Состояние триггера характеризуется сигналом на прямом выходе и определяется комбинацией входных сигналов. Например, для установки триггера в состояние 1, т. е. для записи в него 1, необходимо на его входы подать такую комбинацию сигналов, при которой на прямом выходе сигнал будет иметь уровень логической 1, т. е. = 1, = 0. Асинхронный RS-триггер обычно строится на двух логических элементах И–НЕ либо ИЛИ–НЕ, охваченных перекрестными обратными связями
(рис. 2.1). На временных диаграммах отражена задержка срабатывания триггера, величина которой зависит от быстродействия логических элементов.
сли обозначить состояние триггера в момент изменения входных сигналов индексом n, а после переключения – индексом n-1 то закон функционирования триггера может быть описан табл. 2.1.
Как следует из табл. 2.1, при комбинации S = 1, R = 0 в триггер записывается 1 независимо от предыдущего состояния. При другом наборе входных сигналов S = 0, R = 1 триггер устанавливается в 0. Комбинация S = R = 0 является нейтральной, поскольку при ней имеет место режим хранения записанной ранее информации.
При нейтральной комбинации сигналов на информационных входах триггер может находиться в одном из состояний устойчивого равновесия = 1, = 0 или = 0, = 1 сколь угодно долго. Комбинация S = R = 1 является запрещенной, так как она приводит к нарушению закона работы триггера и неопределенности его состояния. Действительно при указанной комбинации входных сигналов на обоих выходах триггера устанавливается 0. Это состояние не является состоянием устойчивого равновесия и может быть обеспечено только воздействием сигналов. Если затем на входы будет подана нейтральная комбинация сигналов, триггер перейдет в одно из состояний устойчивого равновесия, но предугадать это новое состояние триггера невозможно, поскольку обычно разброс временных параметров логических элементов триггера неизвестен. Для триггера на элементах И–НЕ управляющим действием обладают нулевые уровни информационных сигналов, а не единичные, как в рассмотренном случае. Поэтому информационные выходы и соответствующие сигналы таких триггеров обозначаются как инверсные (рис. 2.1, б). Закон функционирования RS-триггера на элементах И–НЕ описывается табл. 2.2, которая в отличие от табл. 2.1 приведена в сокращенной форме записи.
|
|
|
Из табл. 2.2 следует, что комбинация является запрещенной, а комбинация нейтральной. Следовательно, если для триггера на элементах ИЛИ–НЕ единичные сигналы на обоих информационных входах запрещены, то для триггера на элементах И–НЕ они разрешены и образуют нейтральную комбинацию. Нулевые сигналы на обоих входах триггера на элементах ИЛИ–НЕ составляют нейтральную комбинацию, а для триггера на элементах И–НЕ они запрещены.
|
|
|
Указанные особенности триггеров на разных логических элементах следует учитывать при их применении в цифровых узлах. Быстродействие асинхронного RS-триггера определяется задержкой установления его состояния tт, которая равна сумме задержек распространения сигнала через логические элементы:
Синхронный одноступенчатый RS-триггер отличается от асинхронного наличием С-входа для синхронизирующих (тактовых) импульсов. Синхронный триггер состоит из асинхронного RS-триггера и двух логических элементов на его входе. Рассмотрим работу триггера, построенного на элементах И–НЕ (рис. 2.2, a).
При С = 0 входные логические элементы 1 и 2 блокированы: их состояния не зависят от сигналов на S- и R-входах и соответствуют логической 1, т. е. q1 = q2 = 1. Для асинхронного RS-триггера на элементах И–НЕ такая комбинация входных сигналов является нейтральной, поэтому триггер находится в режиме хранения записанной информации. При С = 1 входные логические элементы открыты для восприятия информационных сигналов и передачи их на входы асинхронного RS-триггера. Таким образом, синхронный триггер при наличии разрешающего сигнала на S-входе работает по правилам для асинхронного триггера. Временные процессы в триггере при его переключении из нулевого состояния в единичное иллюстрируются диаграммами на рис. 4.13, в, на которых обозначено: t1, t2, t3, t4 – задержки переключения соответствующих логических элементов; t' с, t" с – длительности тактовых импульсов и пауз между ними. Из диаграмм следует, что минимальный период повторения тактовых импульсов равен 4tзд.р,ср, а наибольшая частота F = 1/4tзд.р,ср.
|
|
|
Синхронные RS-триггеры строятся и на логических элементах ИЛИ–НЕ (рис. 2.2), И–ИЛИ–НЕ и их сочетаниях. Синхронный двухступенчатый RS-триггер состоит из двух синхронных одноступенчатых RS-триггеров (рис. 2.3), управляемых разными фазами тактового сигнала.
При С = 1 производится запись информации в триггер первой ступени. В это время триггер второй ступени заблокирован нулевым уровнем сигнала и на его С-входе благодаря наличию инвертора, через который тактовый сигнал поступает на вход второй ступени. При С = 0 первая ступень блокируется, а вторая открывается. Информация переписывается из первой ступени во вторую и появляется на выходе триггера. Двухступенчатая структура триггера на его условном обозначении отображается двумя буквами Т. Минимальный период и максимальная частота повторения тактовых импульсов равны:Тс = 7tзд.р.ср; F = 1/Тс. Другой вариант построения двухступенчатых триггеров с запрещающими связями между основной и вспомогательной ступенями приведен на рис. 2.3, б. В триггере с запрещающими связями во время действия тактового импульса С = 1 информация записывается в основную ступень. Одновременно с выводом первых логических элементов на вход вспомогательной ступени запрещающие сигналы, блокирующие перезапись информации из основной ступени во вспомогательную. При С = 0 эта блокировка снимается и информация появляется на выходе второй ступени.
|
|
|
Регистры.
Регистр — это последовательное логическое устройство, используемое для хранения n — разрядных двоичных чисел и выполнения преобразований над ними. Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове (обычно от 4 до 16). На схемах регистры обозначаются буквами RG. Регистр обеспечивает выполнение следующих типичных операций:
приём слова в регистр;
передача слова из регистра;
поразрядные логические операции;
сдвиг слова влево или вправо на заданное число разрядов;
преобразование последовательного кода слова в параллельный и обратно;
установка регистра в начальное состояние (сброс).
Регистры классифицируются по следующим видам:
накопительные (регистры памяти, хранения);
сдвигающие
в свою очередь сдвигающие регистры делятся:
по способу ввода-вывода информации на
параллельные,
последовательные,
комбинированные;
по направлению передачи информации на
однонаправленные
реверсивные
Структура параллельного регистра показана на рисунке:
Классификация регистров:
1)RG на активных элементах
2)RG на пассивных элементах- магнитным сердечником с прямоугольной петлёй гестерезиса.
По возможности сдвига информации
1)статические регистры, которые могут сдвигать все указанные операции, кроме сдвига и преобразования параллельного кода в последовательный. Статические регистры называются запоминающими регистрами или регистрами хранения.
2)сдвигающие регистры способные выполнить любые операции.
По колличеству тактов управления, необходимых для записи информации регитры делятся на
1)однотактные
2)двутактные
3)многотактные
По способу ввода\вывода информации
1)параллельного действия к которым относятся все статические регистры (1 и 2 тактные). В регитсрах параллельного действия ввод и вывод информации осуществляется в параллельном коде.
2)последовательного действия, в котором ввод или вывод информации выполняется в последовательном коде - это регистры требующие для записи или считывания слова опеределённого колличества тактов
3)регистры параллельно-последовательного действия, в которых ввод и вывод информации может осуществляться в параллельных или последовательных кодах. Это универсальные регистры.
По типу представления информации регистры делятся на регистры с выдачей информации в
1)прямом коде
2)обратном
3)парафазном.
Статический однотактный регистр с парафазным приёмом кода:
Регистры сдвига предназначены для приёма, хранения и выдачи информации и сдвига всех разрядов слова на определённое число разрядов влево или вправо. Для реализации операции сдвига триггеры регистра соединяются цепями сдвига и реверсивными цепями сдвига. Регистры сдвига могут быть со сдвигом право, влево и реверсивными, т.е. выполняющие сдвиг влево или вправо. При выполнении сдвига каждый разряд регистра должен одновременно выдавать информацию в следующий разряд и принимать информацию из предыдущего разряда. Поэтому в сдвигающих регистрах применяют 2 ступенчатые синхронные триггеры, внутренняя организация которых предусматривает разделение во времени этапов приёма входной информации (запись в 1 ступень тг) и установки соответствующего состояния на выходах триггера (на выход 2 ступени) - запись информации во вторую ступень. Сдвигающие регистры строятся на базе двухступенчатых JK и D триггеров с динамическим управлением. Сдвиг слова осуществляется от старших разрядов к младшим называется сдвигом вправо, от младших к старшим сдвигом влдево.
Сдвиг на k разрядов числа в двоичной системе эквивалентно умножению на число 2k , при чём знак k определяется направление сдвига:← при k<0, → при к > 0. В качестве основной элементарной операции сдвига слова применяется сдвиг на 1 разряд. При необходимости сдвига слова на большее число разрядов эта операция повторяется соответствующее колличество раз.
1)регистр сдвига право на 1 разряд 2) на 2 разряда 
4-х разрядный регистр со сдвигом влево на D-тг.
Регистры в интегральном исполнениив большинстве случаев это универсальные регистры сдвига. Кроме них выпускаются универсальные реверсивные регистры сдвига. В составе ряда серий цифровых схем включены регистры хранения 4-х или 8 разрядные.
4-х разрядный кольцевой регистр со сдвигом 1)вправо 2)влево на 1 разряд ИР1
8 разрядный кольцевой регистр сдвига вправо ИР1
19)классификация регистров, УГО, табл. истинности, наращивание разрядности, универсальные кольцевые регистры сдвига на D u JK - триггерах, примеры схем.
классификация регистров:
1) По колличеству линий передачи переменных регистры делятся на однофазные и парафазные, по системе синхронизации на однотактные, двухтактные и многоактные
2)По способу приёма и передачи информации последовательные (сдвигающие) и пиралжъно- посаедоввтеяшые.
3)по типу запоминающих элементов: RG на активных и пассивных элементах памяти.
4)по колличеству тактов управления, необходимых для записи инфы:однотактные,двутактные, многотактные
В параллельных регистрах прием и выдача слов производятся по всем разрядам одновременно. В них хранятся слова, которые могут быть подвергнуть: поразрядным логическим преобразованиям.
В последовательных регистрах слова принимаются и выдаются разряд за разрядом. Их называют сдвигающими, т. к. тактирующие сигналы при вволе и выводе слов перемещают их в разрядкой сетке. Сдвигающий решетр может быть нереверсивным (с однонаправленным сдвигом) или реверсивным (с возможностью сдвига в обоих направлениях). Последовательные (сдвигаюшие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса.
В однеггактных регистрах со сдвигом на один разряд вправо (рис. 3.39, а) слово сдвигается при поступлении синхросигнала. Вход н выход послеловз тельные (DSR — Data Serial Right), На рис 3 39, б показана схема регистра со сдвигом влево (вход данных DSL — Data Serial Left), а на рис. 3.39, а иллюстрируется принцип построения реверсивного регистра в котором имеются связи триггеров с обоими с осенним и разрядами, но соответствующими сигналами разрешается работа только одних из этих связей {командн "влево" и "вправо" одновременно не подаются).
регистры сдвига вправо и влево. 
кольцевой регистр сдвига 1)право, 2)влево
Регистры в интегральном исполнении, УГО, табл. истинности, наращивание разрядности, построение реверсивных кольцевых регистров сдвига на регистрах в ИС.
19 вопрос + ↓
ИР1
ИР13
Дата добавления: 2018-05-31; просмотров: 561; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!