Приёмы построения узлов и устройств на стандартных цифровых интегральных схем.



При разработке схемы возможно несовпадение элементов, входящих в её состав. Типичные ситуации:

1)наличие у имеющихся элементов лишних выходов

2)наличие в корпусе ИС лишних элементов

3)нехватка у имеющегося элемента нужного числа входов

4)недостаточная нагрузочная способность имеющихся элементов.

Можно использовать режим неиспользуемых входов

Для серий КМОП нельзя оставлять свободные выходы т.к. КМОП на входах имеют большое сопротивление и поэтому легко образуются паразитные потенциалы, которые могут изменять работу схемы Для ТТЛ(Ш) строгого запрета на оставление разомкнутых входов пет. но это делать неза­чем, т. к вследствие этого пострадают параметры быстродействия элемента. Подсоединение "лишних" входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но нежелательно, т. к. оно приводит к увеличе­нию нагрузки на источник сигнала, что также сопровождается уменьшением быстродействия источника сигнала.Режимы неиспользуемых элементов

Если не все элементы, имеющиеся в корпусе ИС, использованы в схеме, то неиспользованные также подключены к напряжению питания, которое яв­ляется общим для всего корпуса. Если же мощности, потребляемые элемен­тами в состояниях нуля и единицы, не раины, то имеет смысл поставить неиспользуемый элемент в состояние минимальной мощности, подав на какой-либо из его входов соответствующую константу.Наращивание числа входов. Для этого нужно взять несколько элементов, выходы которых далее объединяются элементом такогоже типа. Для элементовИ и ИЛИ это не представляет трудностей: для получения нужного числа входов берется несколько элементов, выходы которых объе­диняются далее элементом того же типа. Наращивание чис ла входов для операций И-НЕ, ИЛИ-НЕ, в сущности, производится аналогичным мето­дом, но в схеме появляются дополнительные инверторы.

Снижение нагрузок на выходах логических элементов

Это может понадобиться, если нагрузки превышают допустимые значения, а также для повышения быстродействия схем, на которое нагрузки элементов сказывают самое непосредственное влияние. Чем больше число нагрузок у элемента — источника сигнала (или нестандартная внешняя нагрузка), тем большее время тратится на достижение выходным сигналом порогового уровня при переключении, т. е. па изменение его логического состояния. Для предотвращения потерь быстродействия из-за нагрузок на выходах сильно нагруженных элементов применяют буферизацию и пи разделение нагрузки.

6)Дешифраторы.

Дешифраторы относятся к преобразователям колов. Двоичные дешифраторы преобразуют двоичный код в код "I из N". В кодовой комбинации этого ко­да только одна позиция занята единицей, а все остальные — нулевые. На­пример, код "I из N", содержащий 4 кодовых комбинации, будет представ­лен следующим образом:унитарный код

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

Из сказанного видно, что двоичный дешифратор, имеющнй п входов, должен иметь 2П выходов, соот ветотвуЮших числу разных комбинации в и-разряд­ном двоичном коде.

В зависимости от входного двоичного кода на выходе дешифратора возбужда­ется одна и только одна из выходных цепей. Если часть входных наборов не используется, то дешифратор называют не полным, и у него число выходов меньше 2n.

В условном обозначении дешифраторов проставляются буквы DC. Наращивание размерности дешифратора

Малсраэрядмость стандартных дешифраторов итавит вопрос о наращивании их разрядности Из малоразрядных дешифраторов можно построить схему. эквива­лентную дешифратору большей разрядности. Для этого входное слово делится на поля Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для по­лучения сигналов разрешения работы одного из дешифраторов декодирующих поле младших разрядов. Классификация дешифраторов :

1)по типу использования - диодыне, транзисторные, на логических элементах и интегральном исполнении.

2)по типу связи между элементами - потенциальная, импульсная, импульсно - потенциальная.

3)по колличеству используемых выходов - полные и не полные

4)по принципу построения - линейно-одноступенчатые, прямоугольные, пирамидальные-многоступенчатые

5)по способу вывода информации-со страбирующим входом и без него

Входы страбирования разрешают или запрещают выдачу информации. Если выдача запрещена то на всех выходах дешифратора устанавливаются все 1 если выходы инверсные и 0 если прямые. Полным называется дешифратор у которого число выходов соответствует формуле N=2n, где N - число выходов, n - число входов.

Линейные дешифраторы одноступенчатые и имеют самое высокое быстродействие. Для логических элементов используемых в схеме линейных дешифраторов характерно большое число входов. Максимальный дешифратор 8-256. Достоинства: высокое быстродействие.

 

Шифраторы.

 Шифраторы выпускаются приоритетными и не приоритетными. У приоритетного шифратора входы имеют разный приоритет. Возбужденный вход с большим приоритетом подавляет действие прежде возбужденного и устанавливает на выходах код, соответ-ствующий своему значению. Шифратор решает задачу, обратную дешифратору: в частности, на его выхо-дах устанавливается двоичный код, соответствующий десятичному номеру воз-бужденного информационного входа. Шифратор может быть организован не только для представления (кодирования) десятичного числа двоичным кодом, но и для выдачи определенного кода (его значение заранее выбирается), например, при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.

Шифраторы применяются в устройствах, преобразующих один вид кода в другой. При этом вначале дешифрируется комбинация исходного кода, в результате чего на соответствующем выходе дешифратора появляется логическая 1. Это отображение входного кода, значение которого определено номером возбужденного выхода дешифратора, подается на шифратор, организованный с таким расчетом, чтобы каждый входной код вызывал появление заданного выходного кода.

В интегральном исполнении существуют дешифраторы

ИВ-1,ИВ-2     ИВ-3

 8вх-3вых     10вх-4вых

 

Мультиплексор

Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.

Аналоговые и цифровые[1][2][3] мультиплексоры значительно различаются по принципу работы. Первые электрически соединяют выбранный вход с выходом (при этом сопротивление между ними невелико — порядка единиц/десятков ом). Вторые же не образуют прямого электрического соединения между выбранным входом и выходом, а лишь «копируют» на выход логический уровень ('0' или '1') с выбранного входа. Аналоговые мультиплексоры иногда называют ключами.[4]

Устройство, противоположное мультиплексору по своей функции, называется демультиплексором. Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных выходов и числом адресных входов действует соотношение , то такой мультиплексор называют полным. Если , то мультиплексор называют неполным. Разрешающие входы используют для расширения функциональных возможностей мультиплексора. Они используются для наращивания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах могут разрешать, а могут и запрещать подключение определенного входа к выходу, то есть могут блокировать действие всего устройства.

В качестве управляющей схемы обычно используется дешифратор. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются. Мультиплексоры могут использоваться в делителях частоты, триггерных устройствах, сдвигающих устройствах и др. Мультиплексоры часто используют для преобразования параллельного двоичного кода в последовательный. Для такого преобразования достаточно подать на информационные входы мультиплексора параллельный двоичный код, а сигналы на адресные входы подавать в такой последовательности, чтобы к выходу поочередно подключались входы, начиная с первого и заканчивая последним.

 

Демультиплексор

Мультиплексор - это устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выходу, в зависимости от состояния двоичного кода. Другими словами, мультиплексор - переключатель сигналов, управляемый двоичным кодом и имеющий несколько входов и один выход. К выходу подключается тот вход, чей номер соответствует двоичному коду. Ну и навороченное определение: мультиплексор - это устройство, преобразующее параллельный код в последовательный. Демультиплексор. Демультиплексор - устройство, обратное мультиплексору. Т. е., у демультиплексора один вход и куча выходов. Двоичный код определяет, какой выход будет подключен ко входу. Другими словами, демультиплексор - это устройство, которое осуществляет выборку одного из нескольких выходов и подключает его к своему входу или, это переключатель сигналов, управляемый двоичным кодом и имеющий один вход и несколько выходов. Ко входу подключается тот выход, чей номер соответствует состоянию двоичного кода. И навороченное определение: демультиплексор - это устройство, которое преобразует последовательный код в параллельный.

Обычно в качестве демультиплексора используют дешифраторы двоичного кода в позиционный, в которых вводят дополнительный вход стробирования. Из-за схожести структур мультиплексора и демультиплексора в КМОП сериях есть микросхемы, которые одновременно являются мультиплексорром и демультиплексором, смотря с какой стороны подавать сигналы, например, К561КП1, работающая как переключатель 8х1 и переключатель 1х8 (то бишь, как мультиплексор и демультиплексор с восемью входами или выходами). Кроме того, в КМОП микросхемах помимо переключения цифровых сигналов (лог. 0 или 1) существует возможность переключения аналоговых. Другими словами, это переключатель аналоговых сигналов, управляемый цифровым кодом. Такие микросхемы называются коммутаторами. К примеру, с помощью коммутатора можно переключать сигналы, поступающие на вход усилителя (селектор входов). Вот напоследок простенькую схемку селектора входов УМЗЧ мы и рассмотрим. Построим ее, ну скажем, с использованием триггеров и мультиплексора.

 

10)Преобразователь кодов - это цифровое устройство, служащее для преобразования кодовой комбинации одного кода в соответствующую кодовую комбинацию другого кода. Операция трансляции кодов может быть реализована программно и аппаратно. Транслятор может быть построен комбинационной схемой или на базу ПЗУ.(фотка 2,3)

Преобразователи кодов в интегральном исполнении К155ИР6(2-10 в 2)

ИР7(2 в 2-10) представляют собой ПЗУ ёмкостью 256 бит каждый. Преобразователи построены по табличному принципу: входной код представляет собой адрес ячейки ПЗУ в которой записан соответствующий входному выходной код. Таким образом число ячеек ПЗУ должно соответствовать колличеству входных кодовых комбинаций, а разрядность ячейки должна соответствовать разрядности выходной кодовой комбинации. Преобразователи допускают возможность увеличения разрядности преобразователя кодов.

 

 

Компораторы

Компараторы (устройства сравнения) определяют отношения между двумя словами. Основными отношениями, через которые можно выразить остальные, можно считать два — "равно" и "больше".

Функции, вырабатываемые компараторами: они принимают единичное значение (истинны), если соблюдается условие, указанное в индексе обозначения функции Например, функция FA «= и - I. если А = В и приi№мает нулевое значение при А * В

Приняв в качестве основных отношения "равно" и "больше".Эти отношения используются как логические условия в микропрограммах, в устройствах контроля и диагностики ЭВМ и т. д.

С сериях цифровых элементов обычно имеются компараторы с тремя выхо­дами: "равно", "больше" и "меньше" (рис, 2 16) Для краткости записей о ин­дексе выходных функций указывается только слово А. Устройства сравнения на равенство строятся на основе поразрядных опера­ций над одноименными разрядами обоих слов Слова равны, если равны все одноименные их разряды, т. е, если в обоих нучи или единицы. В стандартные серии входят две микросхемы преобразователей кодов: ПР6 для преобразования двоично-десятичного кода в двоичный и ПР7 для преобразования двоичного кода в двоично-десятичный (рис. 6.5). Обе микросхемы имеют выходы ОК, поэтому к ним надо присоединять нагрузочные резисторы величиной около 1 кОм, но для удобства в дальнейших схемах эти резисторы не показаны. Обе микросхемы имеют также вход разрешения выхода -ЕО при нулевом уровне на котором все выходы активны, а при единичном - переходят в состояние единицы. Преобразователь ПР6 имеет дополнительные выходы А, В, С, не участвующие в основном преобразовании.

 

 

Сумматоры

Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

Сумматоры классифицируют по различным признакам.

В зависимости от системы счисления различают:

двоичные;

двоично-десятичные (в общем случае двоично-кодированные);

десятичные;

прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

одноразрядные,

многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров:

четвертьсумматоры (элементы “сумма по модулю 2”; элементы “исключающее ИЛИ”), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;

полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);

полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:

последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;

параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда.Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени — основная задача при построении параллельных сумматоров.

Для уменьшения вреvени распространения сигнала переноса применяют: конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных ёмкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.

По способу организации межразрядных переносов параллельные сумматоры, реализующие структурные методы, делят на сумматоры:

с последовательным переносом;

с параллельным переносом;

с групповой структурой;

со специальной организацией цепей переноса.

Три первых структуры будут подробно рассмотрены в последующих статьях. Среди сумматоров со специальной организацией цепей переноса можно указать:

сумматоры со сквозным переносом, в которых между входом и выходом переноса одноразрядного сумматора оказывается наименьшее число логических уровней [1];

сумматоры с двухпроводной передачей сигналов переноса [1, 2];

сумматоры с условным переносом (вариант сумматора с групповой структурой, позволяющий уменьшить время суммирования в 2 раза при увеличении оборудования в 1,5 раза) [3];

асинхронные сумматоры, вырабатывающие признак завершения операции суммирования, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального.

Сумматоры, которые имеют постоянное время, отводимое для суммирования, независимое от значений слагаемых, называют синхронными.

По способу выполнения операции сложения и возможности сохранения результата сложения можно выделить три основных вида сумматоров:

комбинационный, выполняющий микрооперацию “S = A плюс B”, в котором результат выдаётся по мере его образования (это комбинационная схема в общепринятом смысле слова);

сумматор с сохранением результата “S = A плюс B”;

накапливающий, выполняющий микрооперацию “S = S плюс B”.

Последние две структуры строятся либо на счётных триггерах (сейчас практически не используются), либо по структуре “комбинационный сумматор – регистр хранения” (сейчас наиболее употребляемая схема).

Важнейшими параметрами сумматоров являются:

разрядность;

статические параметры: Uвх, Uвх, Iвх и так далее, то есть обычные параметры интегральных схем;

динамические параметры. Сумматоры характеризуются четырьмя задержками распространения:

от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;

от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;

от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;

от подачи всех слагаемых до установления выходного переноса при постоянном уровне на входах слагаемых.

 


Дата добавления: 2018-05-31; просмотров: 457; Мы поможем в написании вашей работы!

Поделиться с друзьями:






Мы поможем в написании ваших работ!