Обобщенная структура и принцип работы микропроцессора

Рис. Структура МП.

МП образуют два блока- операционный блок и управляющий блок. Управляющий блок воспринимает подкоманду и вырабатывает управляющий сигнал, подаваемый на ОБ, который по этому сигналу принимает исходные данные и выполняет с ними необходимые действия. Результат действия отправляется на шину данных МП. Признаки результата действия отправляются для анализа и принятия решения на УБ. Оба блока состоят из комбинационных и запоминающих устройств.

Процесс выполнения команды в ЭВМ происходит за несколько машинных тактов. Например, в первый интервал производятся прием и запоминание одного числа, во втором такте – другого, в третьем такте – нахождение суммы этих чисел и т.д. Каждая из элементарных операций, выполняемых за один такт, называется микрооперацией. В один и тот же временной интервал (такт) различными элементами операционного блока может параллельно выполняться несколько микроопераций. Совокупность одновременно выполняемых микроопераций называется микрокомандой. Таким образом, временная последовательность работы процессора определяется программой → командой → микрокомандой (микрооперациями). Интервал времени, за который выполняется микрокоманда, называется машинным тактом, а время, необходимое для выполнения команды, - машинным циклом.

ЗУ, входящие в состав процессора, выполнены в виде отдельных быстродействующих регистров и называются местной регистровой памятью. Скорость обращения к этим регистрам значительно больше, чем к основной памяти ЭВМ, и поэтому местную память называют также сверхоперативным запоминающим устройством (СОЗУ).

Вопрос 10

Микропроцессор. Операционный блок.

Рис. Операционный блок

Основой операционного блока (ОБ) микропроцессора является арифметически-логическое устройство (АЛУ), предназначенное для программируемой обработки информации. Оно имеет две группы входов данных (А. В) и одну группу выходов данных (F) и под действием пяти управляющих сигналов (S) может выполнять 32 (2⁵) логические и арифметические операции над входными числами А и В. На рис. не показаны линии, по которым передаются управляющие сигналы: коды операции АЛУ, адрес выбранного РОН, команды записи и считывания информации из различных регистров, команды выбора входа АЛУ (не программирования).

Помимо АЛУ в состав операционного блока входит часть СОЗУ, представленная группой регистров общего назначения (РОН) и буферными регистрами (РБ). Эти регистры имеют ту же разрядность, что и АЛУ и соединены в одну систему (операционный блок) при помощи общей n-разрядной шины данных. В РОН хранятся числа, подлежащие обработке и результаты обработки. Прохождение управляющих сигналов мы рассмотрим позднее, а пока перечислим микрокоманды, выполняемые этим операционным блоком:

- запись слова, находящегося на шине данных, в любой регистр общего назначения или буферный регистр;

- выборка слова из любого РОН на шину данных;

- выполнение одной из 32 арифметическо-логических операций над содержимым двух буферных регистров РБ и запись результата в любой свободный РОН.

Пользуясь этими микрокомандами, можно выполнять и более сложные команды. Например, для выполнения команды «взаимный обмен данными между i и j РОН» необходимо:

- переписать содержимое РОН_i в РБ1 – такт 1-й;

- переписать содержимое РОН_j в РБ2 – такт 2-й;

- подать на АЛУ команду F = А и переписать F в РОН_j – такт 3-й;

- подать на АЛУ команду F = B и переписать F в РОН_i – такт 4-й.

Команда, выполняемая за один такт, может состоять из нескольких микроопераций. Например, в первом такте выполняются микрооперации:

- адресация i-го РОН;

- выборка содержимого РОН на шину данных;

- прием слова с шины данных в РБ1.

У данного ОБ есть недостатки.

В этом устройстве отсутствуют сигналы признаков результата (равенство результата нулю, отрицательный результат и т.п.), что не позволит управляющему блоку организовать условные переходы при выполнении программы. Кроме того, в блоке не используется сигнал арифметического переноса Р из АЛУ, который может понадобиться при выполнении операций со словами удвоенной длины. В рассмотренном ОБ трудно организовать операции поразрядного сдвига результата влево и вправо.

Схема усовершенствованного с учетом предыдущих замечаний операционного блока представлена на рисунке.

Рис. усовершенствованный ОБ.

В этом блоке реализована цепь переноса Р→Р₀ с запоминанием сигнала переноса на триггере Т1. В схеме применено модифицированное АЛУ, которое выполняет 32 операции и проводит анализ результата на соответствие условленным логическим признакам (П). Результаты анализа поступают для хранения в регистр признаков (РП). Разрядность РП определяется числом логических условий, которое в различных процессорах может меняться от 3 до n. С увеличением числа условий облегчается процесс составления программ, так как (у программиста) появляется больше возможностей для изменения порядка выполнения команд программы по условному переходу. (Отметим, что включение регистра признаков в состав процессора и отличает подлинную вычислительную машину от простого калькулятора). В этом случае процессор сам принимает решение о том или ином продолжении вычислительного процесса в зависимости от полученного на предыдущем этапе результата.

Регистр-аккумулятор А производит параллельную запись n- разрядного слова и сдвиг его вправо или влево. К регистру-аккумулятору подключен триггер Т2, который запоминает значение старшего и младшего разряда, «вытесненное» из А, при выполнении предыдущей операции «сдвиг влево» или «сдвиг вправо». Разрядность А обычно соответствует разрядности процессора, но в системах, ориентированных на выполнение большого числа операций умножения, целесообразнее использовать аккумулятор двойной длины (при умножении двух n-разрядных чисел получается 2n-разрядный результат).

Полная схема ОБ МП получается добавлением в схему двух блоков- мультиплексора МХ4 шинного формирователя ШФ и управляющих сигналов.

Рис. Полная схема ОБ МП.

У1, У12, У14- «чтение»- ЧТ(выставление данных из соответствующего устройства на общую шину)

У2,У3,У4,У18- запись информации в соответствующий регистр

У5..У9- выбор операции АЛУ

У10, У11- управление мультиплексором сигнала переноса Р₀

У13- направление передачи данных через ШФ

У15…У17- режим работы регистра аккумулятора

У19- очистка регистров признаков

У_а- адресное управление выборкой РОН

В этой системе имеются три устройства (ШФ, РОН, А), которые могут выставлять данные на общую внутреннюю шину. Все они имеют специальные выходные каскады (с «общим коллектором» или с «третьим состоянием»), позволяющие устройствам отключаться от общей шины при подаче соответствующих сигналов. Если управляющие сигналы У1, У12 и У14 равны нулю, то РОН, ШФ и РА_к отключены от внутренней шины. При равенстве одного из этих сигналов единице происходит «чтение» (ЧТ) данных из соответствующего устройства на общую шину. По сигналу У13 (внутренняя/внешняя) меняется и направление передачи данного шинного формирователя.

При обращении блока управления к РОН выборка регистра с заданным адресом производится по коду адреса Y_А нужного регистра. Разрядность адресных сигналов Y_A определяется числом РОН.

Управляющие сигналы Y5…Y9 определяют тип операции АЛУ. Сигналы Y10 и Y11 управляют мультиплексором МХ. При Y10=1 на вход Т1 подается сигнал переноса Р. При Y10=0 на вход Т1 подается сигнал Y11, который может принимать значения 0 или 1 в зависимости от необходимого режима работы АЛУ.

Регистры РОН, РБ1, РБ2 и РП производят параллельную запись многоразрядных слов с информационных входов D по приходу управляющих сигналов на вход С. Такими сигналами являются Y2, Y3, Y4 b y18. По сигналу Y19 происходит очистка, т.е. заполнение нулями всех разрядов регистра признаков.

Регистр аккумулятора может работать в одном из пяти режимов, выбор которых осуществляется сигналами Y15 … Y17.

Управляющий сигнал			Режим работы
Y15	Y16	E17	Режим работы
1	Х	Х	Запись информации с входов D. Значения Y16 и Y17 в этом режиме безразличны.
0	0	0	В освобождающуюся ячейку записывается информация, вытесняемая из регистра в том же такте (Т2 не используется) при правом сдвиге
0	0	1	То же при левом сдвиге
0	1	0	В освобождающуюся ячейку записывается информация из триггера Т2, т.е. вытесненная из регистра в предыдущем такте при правом сдвиге
0	1	1	То же при левом сдвиге

Рассмотренный операционный блок позволяет выполнять любую логическую или арифметическую обработку данных, поступающих на общую шину. Выполняемые операции будут определяться последовательностью управляющих сигналов, формируемых в управляющем блоке.

Вопрос 11

Дата добавления: 2018-04-15; просмотров: 660; Мы поможем в написании вашей работы!

Поделиться с друзьями:

⇐ Предыдущая 1 2 3 456 7 8 9 10 Следующая ⇒

Мы поможем в написании ваших работ!