Взаимодействие компонентов ВС

⇐ ПредыдущаяСтр 2 из 12Следующая ⇒

Главная задача ВС – организация обмена в системе процессор – память – ВУ по установленному интерфейсу. Интерфейс – это комплекс:

1) Правил соединения и взаимодействия информационных блоков, устанавливающих тип разъема, уровень (параметры) сигнала; а также последовательность, очередность, логика взаимодействий при обмене информационных блоков;

2) аппаратных средств – совокупности устройств, отвечающим этим правилам.

Взаимодействие процессора, блоков памяти и ВУ организуют двумя способами.

1) Радиальный. Простой, каждый блок памяти и ВУ имеют отдельные связи с процессором.

Рисунок - Радиальная организация вычислительной системы

Для каждого блока процессор имеет собственные шины данных и управления (аналогично связям системного блока).

Недостатки: ограниченные возможности расширения системы, её адаптации к новым требованиям заказчика. На уровне платы, блока - трудность разводки, большое число магистралей.

2) Мгистральный процессор, память, ВУ подключены параллельно к общим шинам управляющих сигналов, адреса и данных.

Рисунок - Магистральная организация вычислительной системы

Базовым элементом становится системная шина (ОШ). Цикл обмена по ОШ – цикл шины или машинный цикл. Всем устройствам памяти, ВУ выделяется свой адрес. Процессор на АВ ставит адрес памяти (ВУ или ОЗУ) и формирует управляющие сигналы обмена, ВУ имеет контроллер – схему, опознающий свой адрес, он разрешает обмен с шиной.

Достоинства магистральной организации:

1) Модульность. Легко выполняется расширение системы – подключение дополнительных блоков, адаптация под конкретные требования.

2) Возможность организации прямого доступа.

3) Параллельная работа процессоров, общей памяти и ВУ.

АВ - adress bus - шина адреса.

DB - data bus - шина данных.

CB - control bus - шина управляющих сигналов.

К- контроллер (адаптер) ввода-вывода - схема управляющая обменом между ВУ и магистралью. Содержит несколько регистров и управляющую логику. Основа построения контроллера ввода – вывода – порт.

5,6,7 Схематехника магистралей

1) Один источник сигналов – несколько приемников. Параллельное соединение выхода с несколькими входами Проблема: мощность достигается применением буферных усилителей. ТТЛ не годится.

2) Один приёмник - несколько источников. Проблема конфликта источников. Физически: не допустить КЗ. Логически: не допустить искажения информации. Физически решается по схемам:

а) Монтажное «ИЛИ»

X0..Xn -сигналы источников

у - выход системы"монтажное ИЛИ"

y=(X0 v X1 v....v Xn)

Рисунок -

Логический конфликт исключается разрешением срабатывать только одному источнику посредством мультиплексирования. Физический конфликт невозможен - сопротивления Rn ограничивают ток всегда.

Характерный недостаток: пологие фронты сигнала.

УменьшениеR ограничено нагрузочной способностью транзисторов X0..Xn. В итоге слишком долго Y находится в зоне между лог. О и 1. Отсюда ложные срабатывания и перегрев элементов.

б) с двунаправленными линиями, использующими логические элементы, отключаемые от линии выхода