Лекция 4 Алгоритм функционирования микропроцессора



Цели лекции: знакомство с принципом работы и алгоритмом функционирования микропроцессора КР580ВМ80А.

Принцип работы микропроцессора

Генератор тактовых импульсов (ГТИ) формирует две импульсные последовательности Фх и Фь необходимые для тактирова­ния работы микропроцессора. Импульсы двух последователь­ностей не должны перекрываться во времени и должны иметь амплитуду 12 В. ПЗУ может быть использовано для хранения программы, ОЗУ — для хранения данных.

Общий принцип функционирования микропроцессорной системы заключается в следующем. Из микропроцессора на шину адреса выда­ется адрес очередной команды. Считанная по этому адресу из памяти (например, из ПЗУ) команда поступает на шину данных и принимается в микропроцессор, где она исполняется. В счетчике команд микропро­цессора формируется адрес следующей команды. После исполнения данной команды на шину адреса поступает адрес следующей команды и т.д. При исполнении команды могут потребоваться дополнительные обращения к памяти для вызова в микропроцессор дополнительных байтов команды (в случае двух-, трех- байтовых команд), операндов или для записи в память числа, выдаваемого из микропроцессора. Рассмотрим подробнее процесс выполнения команды. Этот процесс разбивается на циклы, обозначаемые Ц1, Ц2, Ц3, Ц4, Ц5. В каждом цикле производится одно обращение микропроцессора к памяти или к устройству ввода или вывода (УВВ) (исключение составляет лишь вы­полнение команды DAD). В зависимости от типа команда может быть выполнена за один цикл (Ц), либо за два цикла (Ц1, Ц2), либо за три цикла и т.д. Самые длинные по времени исполнения команды выполняются в пять циклов.

Каждый цикл включает несколько тактов, обозначаемых Т1, Т2, Т3, Т4, Т5. Циклы могут содержать три, четыре такта, либо пять тактов. Первые три такта во всех циклах используются для организации обмена с памятью и УВВ, такты Т4 и Т5 (если они присутствуют в цикле) — для выполнения внутренних операций в микропроцессоре.

Отсчет тактов производится от положительных фронтов импульсов Ф. Рассмотрим цикл М. В такте Т содержимое счетчика команд выдается на шину адреса, адрес принимается памятью, где начинается процесс чтения байта команды из указанной ячейки. В такте Т2 прове­ряется наличие сигнала (уровня лог.1) на входе Готовность. Этот сигнал подается на вход микропроцессора через интервал времени, достаточный для завершения процесса чтения из памяти. Если на входе Готовность сигнал отсутствует (действует уровень лог.О), то микропро­цессор устанавливается в режим ожидания, в котором каждый следую­щий такт рассматривается как такт Т2 до тех пор, пока не появится сигнал на входе Готовность. С приходом этого сигнала микропроцес­сор выходит из режима ожидания, переходя в такт Т4. В этом такте выданный из памяти байт команды с шины данных принимается в микропроцессор, где он помещается в регистр команд. В такте Т4 ана­лизируется принятый байт команды и выясняется, нужны ли дополни­тельные обращения в оперативную память. Если такиз обращения не требуются (команда однобайтовая и операнды находятся в регистрах микропроцессора), то в этом же такте либо с использованием дополни­тельно такта Т5 выполняется предусматриваемая командой операция. Если необходимы дополнительные обращения в оперативную па­мять, то после такта Т4 цикл завершается и происходит переход к циклу М2. Пусть, например, команда однобайтовая, но в операции должен участвовать операнд, хранящийся в оперативной памяти. Тогда в цикле М2 происходят следующие процессы: в такте Т выдается адрес ячейки памяти, в такте Т2 проверяется наличие сигнала на входе Готов­ность (сигнала о том, что прошел интервал времени, достаточный для чтения из памяти). С появлением этого сигнала происходит переход к такту Тз, в котором выданное из памяти число с шины данных прини­мается в микропроцессор, и в этом же такте выполняется операция, предусматриваемая командой. При исполнении большинства команд в случаях, когда происходят дополнительные обращения к памяти, первый цикл Ц1 содержит четыре такта, в каждом следующем цикле содержится три такта и происходит одно дополнительное обращение к памяти.

 


Дата добавления: 2019-09-13; просмотров: 189;